



中国科学技术大学

数字逻辑电路复习宝典

学 院：网络空间安全学院

课 程：数字逻辑电路

主 编：高源

日 期：2025 年秋

目录

1 第四版前言	4
2 第三版前言	5
3 第二版前言	6
4 第一版前言	7
5 本书使用说明	8
5.1 致读者	8
5.2 本书各章节的使用方法	8
6 考点总结	10
6.1 第一章 数制和码制	10
6.2 第二章 逻辑代数基础	11
6.3 第三章 门电路	17
6.4 第四章 组合逻辑电路	24
6.5 第五章 半导体存储电路	31
6.6 第六章 时序逻辑电路	34
6.7 第七章 脉冲波形的产生和整形电路	39
6.8 第八章 数—模和模—数转换	42
7 专题复习计划	44
7.1 第一关	44
7.2 第二关	50
7.3 第三关	63
7.4 第四关	76
8 经典问题汇编（含解析）	88
9 模拟试卷	107
9.1 2020 年秋季学期	107
9.2 2021 年秋季学期	115
9.3 2022 年秋季学期	140
9.4 2023 年秋季学期	150

9.5 2024 年秋季学期	161
9.6 2025 年秋季学期	172
10 往年试卷解析	183
11 考前强化练习	184
11.1 2023 年秋季学期	184
11.2 2024 年秋季学期	187
12 答疑汇总	191
12.1 十进制转换二进制小数部分“乘不尽”需要保留 n 位有效数字应该做几次乘法?	191
12.2 真值表列写的时候输入变量的顺序是否有要求（比如 $A_3A_2A_1A_0$ 按照下标降序）?	191
12.3 公式法化简的过程书写（考试批改标准）?	191
12.4 教材课后 2.24 题（多输出逻辑函数化简）的要求是什么?	192
12.5 电路图上的圆圈	192
12.5.1 三种和反相器类似的图形符号分别表示什么含义	192
12.5.2 中规模芯片图形符号中的圆圈表示什么含义	192
12.5.3 触发器电路 CLK 的圆圈	194
12.6 考试关于芯片需要掌握哪些	194
12.7 555 的内部逻辑图会给吗	194
12.8 如何理解二极管不同等效模型?	194
12.9 什么是高阻态?	195
12.10 分析 CMOS 电路的题目遇到了输出高阻态应该怎么写逻辑函数	196
12.11 TTL 不考察?	196
12.12 OD 门和 CMOS 电路在管子参数基本一致的情况下传输延迟时间有何区别?	196
12.13 TTL 输入负载效应，什么算大/小电阻?	196
12.14 对于 MOS 管来说，其实 S 和 D 是对称的，那么怎么识别 S 和 D 呢?	197
12.15 MOS 管低电平输出特性为什么是“ V_{OL} 随 I_{OL} 的增加而提高； V_{OL} 随 V_{DD} 的增加而下降”?	197
12.16 MOS 管高电平输出特性为什么是 V_{OH} 随 $ I_{OH} $ 的增加而下降； V_{OH} 随 V_{DD} 的增加而提高?	198
12.17 教材课后 4.27 题出现 74LS283 芯片但无功能表，只提供了 74HC283，二者功能表一样吗?	198
12.18 芯片真值表里面的输入 A'_0 是什么意思，是 A_0 加上一个反向器取反吗？电路图中 Q 和 A_0 通过导线连接，到底是 $A_0 = Q$ 还是 $A'_0 = Q$?	198

12.19 芯片真值表里面的输入是 A' ，为什么框图里面画的是 A ？	198
12.20 SR 触发器电路分析出“不定”状态波形图应该怎么画	199
12.21 SR 锁存器的约束条件下的输出与“不定”状态的理解	199
12.22 脉冲 JK 触发器为何存在“一次翻转”？	200
12.23 SR 触发器输入 11 了为什么答案不是“不定”呢？	201
12.24 “不定”在画波形图时如何表达？	201
12.25 主从触发器都是脉冲触发吗？	201
12.26 触发器从逻辑图上怎么识别是同步输入还是异步输入	202
12.27 只有一个 S_D 或者 R_D	202
12.28 为什么教材例题十进制计数器设计六进制计数器的时候进位输出在 100 时产生了？	203
12.29 译码器的功能扩展是否可以自己用门电路搭成译码器对每一片的 $S1$ 进行筛选	203
12.30 门电路/芯片的输出端在考试时候的处理	204
12.31 画波形图的时候是否需要画时间线	204
12.32 CLK 是输入信号吗	204
12.33 电路图中交叉线彼此是否连接应该如何判断	204
12.34 有的计数器电路里面进位输出看起来很奇怪	204
12.35 时序逻辑电路设计中驱动方程的化简是否需要建模为多输出逻辑函数化简	204
12.36 画状态转换图/表以及时序图的时候无效状态要不要画	205
12.37 在最小项之和的标准型中一个最小项同时以无关项出现怎么办	205
12.38 门电路如果输入悬空怎么办	205
12.39 什么时候算得上最简	205
12.40 做题遇到写逻辑函数式必须给出最简形式吗	205
12.41 计数器电路画图的时候需要画出锁存器吗	206
12.42 在电路图中看到连续两个反向器是干什么用的	206
12.43 555 定时器构成的电路中，电压控制端和地之间接一个电容的作用是什么	206
13 课程基础知识整理	207
13.1 线性直流电路稳态分析	207
13.2 线性动态电路暂态过程的时域分析	210
14 考试温馨提示	215
15 后记	218

第四版前言

亲爱的读者：

你好！

《数字逻辑电路复习宝典》第一版发布后，在合作的老师和同学们的支持下作者结合教学工作中收获的反馈和思考不断更新再版，在作者担任数电课程助教的最后一个学期也迎来了尾声。在这一版中，主要进行了第三版中出现的错误的修正、重要例题的补充和疑难点讲解的优化。例如，在收到同学们反馈复习宝典中疑难点讲解上存在晦涩难懂的问题“习题课很有帮助，而且必听，否则助教自己总结的一些方法光看复习宝典难以理解”——选自评课社区<https://icourse.club/course/2794/>后，作者对相应的疑难点部分的讲述逻辑结构进行优化，显式按照“问题设定——难点分析——解决方案”进行布局，希望能更好地契合让同学们在学习过程中理解“为什么”这一初衷。

最想说的话大概就是感谢吧。首先，由衷感谢课程学习期间胡新伟老师的悉心教授与耐心指导，正是被胡老师严谨又有温度的教学风格深深感染，才坚定地选择加入数电课程的教学中。其次，在担任课程助教期间感谢各位合作老师的支持，无论是专业知识的精进，还是教学经验的沉淀，都离不开胡老师与周烽老师的倾囊相助。最后，很幸运在六年的工作中结识了一众优秀的学弟学妹，能够一起变好真的是一件很棒的事情。

刚刚结束的毕业季再次迎来不得不说的再见，那句“我会牢牢记住你的脸，我会珍惜你给的思念”不知道唱了多少遍。只好默念着“远方钟声再响起”，期待重逢时有好故事可以说。

最后希望这本书能够帮助到正在学习和未来的学弟学妹们更好地完成数电课程学习。也祝愿可爱的朋友们美好的愿望都能如愿以偿。

祝好

高源

2025 年秋

第三版前言

亲爱的读者：

你好！

如果你正在学习数字逻辑电路课程，或者正在准备数字逻辑电路课程的期末考试，那这本书可能会对你有所帮助。在这一版中，作者对第二版中部分内容进行了修正和增补，基于同学们的反馈补充了部分代表性题目的解析，此外还加入了基于对出题老师风格分析的考前强化练习题目。除了内容本身，作者也希望通过其中加入的一些关于思考的说明，分享一些学习以及担任课程助教的经验，供感兴趣的读者参考。

不知不觉中已经以课程助教的身份陪伴数字逻辑电路课程走到了第五个年头，时间真的好快啊哈哈。有时候和朋友聊天说起感觉自己好像一个假的网安人，最喜欢的本科课程就是电路课。也许是在认识电子学的过程中体会到了深刻的美，比如从放大电路分析与设计中认识到“合适的才是最好的”。所以，在担任课程助教的十个学期里有半数选择了数电课程。也许是在最后一次担任课程助教了，突然感慨蛮多的哈哈哈哈哈。

担任数字逻辑电路课程助教的过程也是不断学习和进步的过程，跟着胡老师学习怎么讲好一堂课，根据同学们的反馈整理疑难问题并一步一步获得满意的解决方案。所以，始终满怀感激，为遇见，为变得更好，为一起努力的日子。

随着四大疑难问题逐步得到了解决，《数字逻辑电路复习宝典》也得到了不断的完善，也许到了和数字逻辑电路课程说再见的日子了。这本教材是属于作者和一路上合作的各位老师、同学的。作者愿代表我们，将其献给网安学院、数字逻辑电路课程组，希望在未来的日子里它能够代替我们，陪着学弟学妹们顺利完成数字逻辑电路课程的学习。

向来不擅长表达，说再见这件事也是。希望这本书能够帮助更多有需要的学弟学妹，希望一路上的遇见能带给你我一点点快乐也足够欢喜。最后就用很喜欢的一句话写个结尾吧，愿谁记得谁，最好的年岁！

祝好！

高源
2024 年秋

第二版前言

亲爱的读者：

你好！

如果你正在学习数字逻辑电路课程，或者正在准备数字逻辑电路课程的期末考试，那这本书可能会对你有所帮助。时至今日已经是作者第四年担任数字逻辑电路课程的助教，基于 2019 年秋季学期在胡老师班所学以及四年来担任助教期间在日常答疑、批改作业、讲授习题课、批改试卷等过程中获得的反馈和触发的思考，作者对《数字逻辑电路复习宝典》（后面简称“第一版”）的内容进行增补和修改，希望将更好的复习参考教材呈现给各位读者。

在第一版的基础上对各个章节的内容做适当的增补和修订，并注重融入了作者对于数字逻辑电路课程的思考和经验分享。希望能够帮助具有不同需求的读者在这门课程中获得更理想的收获。

由于作者的能力有限，在本书中也许仍然存在需要改正的地方，诚挚地欢迎各位读者的意见和建议。读者可以通过邮件：wazs98@mail.ustc.edu.cn 或者 QQ: 2209823112 向作者反馈。同时作者也欢迎读者一起交流对于数字逻辑电路课程的理解和思考，也期待对这门课程有浓厚兴趣和深入理解的学弟学妹们参与到数字逻辑电路课程的教学工作中。作者谨祝愿数字逻辑电路课程的教学工作越来越好！

祝好！

高源
2023 年秋

第一版前言

亲爱的读者：

你好！

如果你正在学习数字逻辑电路课程，或者正在准备数字逻辑电路课程的期末考试，那这本书可能会对你有所帮助。作者基于三年担任数字逻辑电路课程助教期间答疑、批改作业、批改试卷等过程中收获的反馈，考虑到同学们考前复（预）习时候的需求，特别编著了这本《数字逻辑电路复习宝典》。

这本书包括考点总结、专题复习计划、模拟试卷、往年试卷讲解、答疑汇总和考试温馨提示。考点总结部分针对同学们在学习、复习以及考试中经常出现的问题进行总结，同时结合对课程的理解梳理了课程中的重要考点，并对难点进行讲解。如果读者处于复（预）习初期，可以对照着考点总结，筛选目前以及掌握的、还未熟练掌握的、不了解的，然后根据掌握程度安排复习计划。如果读者已经完成了复习，可以对照考点总结检查自己是否存在疏漏。专题复习计划是为 2022 年秋季学习数字逻辑电路 05 班同学寒假学习专门制作，读者可以按照自己规划好的节奏对照着专题复习计划中的题目完成复习，这里特别提示，专题复习计划中的题目是作者模拟出题人的视角充分归纳不同的考点对应的考察形式，其中包括作者在习题课上反复强调的易错点等，建议读者在使用的时候主要检查自己在面对每道题目的时候是否有处理思路。模拟试卷包括担任三个学期课程助教期间为每一届同学考前准备的模拟题目，建议需要做模拟考试练习的读者使用。往年试卷讲解是 2022 年秋季学期数字逻辑电路 05 班的习题课录像链接，以一份往年试卷的讲解为基础梳理考点。答疑汇总包括了作者担任数电课程助教期间对常见问题的直接整理，读者可以在复习过程中遇到问题在其中查找答案。考试温馨提示是作者基于学习和三年助教改卷经验提出的一些考试建议，希望能帮助读者减少失分。

本书包括不同形式的复习材料，供不同需求的读者使用。将这些材料整理成这本书，也是作为对作者三年课程助教经历的总结，同时为学习数字逻辑电路课程的同学提供可能的帮助。除此外，本书也可以作为将来担任数字逻辑电路课程的助教同学们准备习题课的参考。作者谨祝愿学习数字逻辑电路课程的同学都能有满意的收获，祝愿数字逻辑电路课程教学工作越来越好！

祝好！

高源

2023 年初

本书使用说明

5.1 致读者

2020 年春季学期在谢老师的邀请下第一次担任本科课程助教教授数理方程，自那时起就不断促使自己提升教学质量从而更有效地帮助同学们顺利地完课程学习。在那个学期，作者观察到线上教学的形式对教学质量产生了不可忽略的影响，在不断尝试新方案的过程中开始编写了第一本教材《数理方程复习指导》。这本教材于 2020 年 5 月 29 日在课程群正式发布，收获了老师和同学们的一致好评，甚为欣慰。之后也不断传播到几乎学该课程的同学人手一本，在西图自习室多次看到同学拿着这本教材复习。

在尝试获得成功后，这一经验被作者继续应用到后续的课程教学中，陆续编写了《数字逻辑电路学习指导》、《信息论学习指导》、《数字逻辑电路复习宝典》和《信息论复习宝典》等四本教材，并且“复习宝典”系列不断再版。不少朋友建议作者考虑出版，这样在简历中“专著”板块就有更多的素材，同时也能获得不菲的经济收益。但作者考虑到选择出版后可能会限制受益人群的数量，一些经济困难的同学也许就得不到相应的帮助，所以目前依旧保持开源的状态。

但作者想和各位读者探讨一件事情，“作者在课程群发布自己编写的教材是否可以在不征求作者意见的前提下就随意传播（无论是获得人情收益还是经济收益）”。作者的观点是，发布于课程群的各种学习资料是可以供班级同学免费使用的，但注意的是，各位同学仅有使用权。不管是为了获得经济受益的转卖还是为了人情收益的赠予，作者强烈建议有传播需求的同学在传播前和作者沟通。

综上所述，希望读者可以受益于作者精心编写的教材，同时也请读者尊重作者的劳动成果。祝好！

5.2 本书各章节的使用方法

- 考点总结。这一章按照课程教学顺序依次整理了教材各个章节的考点，供读者预习、学习和复习使用。每个考点提供了需要掌握的内容整理，其中部分重点和疑难点提供了详细的讲解和例题。读者预习时可以关注该章节的主要考点，从而合理分配听课的精力，保证重点和疑难点尽可能充分吸收；学习时遇到不懂的考点可以结合讲解认真思考，同时也可以结合作者编著的另一本教材《数字逻辑电路

学习指导》；复习时前期可以关注考点内容以合理分配不同章节的复习时间，复习时可以对照列举的考点逐个搞懂，复习后可以对照列举的考点进行检验（先做到看到每个考点能讲清楚、再进一步可以不看本书自己列举每个章节的考点）。

- 专题复习计划。这一章按照课程教学顺序将教材每两个章节为一组设置了四组过关训练，供读者学习和复习使用。在考点总结部分详细整理了每个考点，并附上了简明的例题用于说明该考点在实际考试题中会以什么样的面貌出现在读者面前。考虑到仅靠语言描述不能让读者对部分考点充分建立立体的认知，所以在这一章提供了各个常考的考点相应的例题，同时在每一组题目后都附上了考点解析。
- 经典问题汇编（含解析）。这一章整理了一些常考考点重要例题的答案，供读者学习和复习使用。这一章是从第三版才开始加入的，主要来自于同学们对于例题答案的强烈渴望。读者在对照考点总结章节进行学习时，以及对照专题复习计划进行练习时可以参考本章整理的例题解析。
- 模拟试卷。作者从第一次担任助教开始，就会在每个学期考试前为同学们精心制作一份模拟试卷。模拟试卷不同于考前押题，以强化练习重难点为主。读者可以在完成往年试卷的练习后尝试使用模拟试卷进行测试以查缺补漏。
- 往年试卷解析。作者从第一次担任助教开始，就会在每个学期考试前为同学们讲解该课程的往年试卷，今年也不例外。这一章节收录的是 2022 年秋季学期线上习题课讲解 2020 年秋季学期期末试卷的录像（保存在作者在 B 站的个人主页）。由于本学期将资源改为仅面向 07 班同学，因此将该录像下架，作者会在考前额外提供线下课程为有需要的同学讲解往年试卷。
- 考前强化练习。这一章收录了作者在过去两个学期的部分考前押题，今年考前依旧会根据公开获取的课程组出题老师安排等信息进行针对性押题，具体发布方式请读者关注课程群内通知。
- 答疑汇总。这一章收录了历年同学们常常问到的问题，建议读者遇到问题时可以在这里检索，大概率会遇到。此外，复习的时候也可以看一下这一章的目录（问题）进行自查，看看自己是否都搞清楚了。
- 课程基础知识整理。这一章整理了课程第三章、第七章和第八章需要用到的电路基础知识，供读者预习、学习和复习使用。根据历年来的经验，建议读者在相应章节教学前阅读本章内容，巩固电路基础知识，以更好地学习课程内容。
- 考试温馨提示。这一章整理了一些作者基于历年的经验写给同学们的考试注意事项，建议读者考试前认真阅读，避免因为一些常见易错点丢分。

祝好！

考点总结

6.1 第一章 数制和码制

1. 数制转换。例： $(63)_O$ 的二进制补码是，格雷码是。
 - 十进制转换八进制、十六进制可以通过转换二进制过渡。
 - 十进制转换二进制：整数除 2 取余倒序，小数乘 2 取整正序。
 - 有效数字问题：如果题目没有要求，默认保留三位有效数字（如果“乘不尽”）。
 - 注意脚注，二进制 B ，十进制 D ，八进制 O ，十六进制 H 。
2. 二进制运算。例：使用四位加法器实现三位二进制数乘 3 运算。
 - 二进制运算都通过转换为加法来实现。二进制减法——加上补码；二进制乘法——移位相加（原码）；二进制除法——移位相加（补码）。
 - 注意总结二进制算术运算的特点（输入输出位数，数值关系等），在组合逻辑电路功能分析中可能有应用。
3. 二进制补码运算。例：用二进制补码计算完成减法 $21-5$ 。
 - 首先根据运算的操作数和结果的绝对值最大值确定补码的位数（如果补码位数少了可能导致溢出，结果出错）。
 - 结果验证。补码可以看成一种加权码，和一般的二进制码区别在于最高位权值需要加上负号。例如，补码 1110 表示十进制数 $(-1) \times 2^3 + 1 \times 2^2 + 1 \times 2^1 = -2$ 。在考试的时候遇到涉及补码运算的题目可以用这种方式快速验证结果（传统方法是补码转换回原码再进行二进制到十进制的转换）。
4. 一般补码运算。例：用两片 74LS283 和必要的门电路实现一个带借位输入和借位输出的 8421BCD 码减法器，要求电路输出为原码。
 - 补码的概念。补码本身是基于模运算概念提出的，常见二进制补码是以 2 的幂指数作为模。遇到实际问题要考虑模具体是多少，比如研究 BCD 码的补码问题时，模应该为 10。

5. 十进制数和十进制代码的转换。例：将 4.3 转换为余三码。

- 每一位都转换为对应的十进制代码即可。

6. 常用编码。例：时序逻辑电路设计题目，要求状态编码采用格雷码。

- 熟练掌握 8421 码和格雷码的编码规则（其他编码如果遇到了一般会给出）。
- 常见编码和二进制编码的关系，例如格雷码和二进制编码互相转换。
- 二进制码转换为格雷码方法：格雷码的最高位（最左边）与二进制码的最高位相同；从左到右，逐一将二进制码相邻的两位异或，作为格雷码的下一位。
- 格雷码转换二进制码方法：二进制码的最高位（最左边）与格雷码的最高位相同；从左到右，逐一将产生的二进制码和下一位相邻的格雷码异或，作为二进制码的下一位。

6.2 第二章 逻辑代数基础

1. 基本逻辑运算符号表示。例：给出矩形轮廓符号构成的电路图，写出逻辑函数式。

- 特定外形符号和矩形轮廓符号都要掌握。

2. 逻辑代数基本定理。例：如果一个逻辑函数 Y 恒等于其对偶函数，则称其为自偶函数。试分析自偶函数的特征，并推算在所有三变量函数中，共有多少个不同的自偶函数。

- 反演定理。逻辑式中“ $\cdot$ ”和“ $+$ ”互换，“0”和“1”互换，原变量和反变量互换，需遵守“先括号、然后乘、最后加”的运算优先次序，同时注意不属于单个变量上的反号应保留不变。
- 对偶定理。逻辑式中“ $\cdot$ ”和“ $+$ ”互换，“0”和“1”互换。

3. 逻辑函数不同表示形式之间的转换。例：根据波形图画出逻辑电路图。

- 注意真值表的特殊地位。真值表是最直观的一种表达，是连接电子世界和语义世界的桥梁，无论是 CMOS 电路分析，还是组合逻辑电路分析与设计，真值表都是其中至关重要的组成部分。掌握了真值表的应用，对于学好这门课程有着重要意义。
- 在画波形图的时候注意，如果一个信号始终为高电平或者低电平，请在画出的水平线上标注 1 或者 0。

4. 逻辑函数式不同表示形式之间的转换。例：用与非门实现某组合逻辑电路。

- 示例

$$\begin{aligned}
 Y &= AC + BC' \\
 &= ((AC)'(BC')')' \\
 &= (A'C + B'C')' \\
 &= (A + C')(B + C) \\
 &= ((A + C')' + (B + C)')'
 \end{aligned}$$

- 主要基于反演定理，用到的技巧是 $Y = (Y')'$ 。
- 有约束情况下，卡诺图圈 1 得到最简与或式，二次求反得到最简与非-与非式；卡诺图圈 0 求反得到最简与或非式，应用反演定理得到最简或与式，二次求反得到最简或非-或非式。

5. 逻辑等式证明。例：请证明 $AB + A'C + BC = AB + A'C$ 。

- 常用方法包括：基于逻辑等式和常用公式的一般推导（左 $\rightarrow$ 右、右 $\rightarrow$ 左、双向奔赴），基于逻辑代数基本定理的推导（使用反演定理、对偶定理，进而转化为前述情形），转化最小项之和、最大项之积标准型，真值表，卡诺图，化简（可以理解为双向奔赴的一种，并且不限于公式法）。

6. 最小项之和与最大项之积标准形式。例：若逻辑函数 $Y' = \sum m(1, 3, 5, 6)$ ，则 Y 的对偶式的最小项之和标准型为。

- 最大项之积部分标星号，不属于考察内容，但是在处理或与形式的逻辑函数，可以用最大项之积和最小项之和的关系将其转换为熟悉的最小项之和形式。在使用最大项的时候，注意其编号和最小项编号的区别。
- 最小项之和是逻辑函数的标准形式，任何逻辑函数都可以表示为最小项之和形式。因此，能够产生（一定变量数）所有最小项的译码器和数据选择器可以被用来设计任何组合逻辑电路。
- 真值表、卡诺图这两种重要的工具，本质上就是最小项之和的“图形化表达”。

7. 无关项。例：无关项的分类。

- 注意约束项和任意项的区别。
- 组合逻辑电路中的“伪码”和时序逻辑电路设计中“任意次态”在逻辑函数表达中都作为无关项处理。
- 一种可能的考题方式：带约束项的逻辑函数等式证明。首先考察了逻辑函数等式证明，常用方法包括列真值表、单向化简和双向奔赴。其中双向奔赴指的是，等式两边的逻辑函数同时进行变形（常见的是化简）到一个相同的式

子。这样来考虑这个问题就可以从“带约束的逻辑函数化简”问题来建模，进而利用卡诺图法解决。

8. 逻辑函数化简。例：请使用公式法将逻辑函数式化简为最简与或非式。

- 逻辑函数化简题目一定要先检查是否指明方法。
- 注意检查化简目标，不一定都是最简与或式。
- 此外还可以考察对于最简与或式概念的理解。可以是填空问“最简的标准是”（乘积项最少同时每个乘积项的因子也最少）；也可以给一些概念判断：“最简与或表达式不同的函数，它们一定不相等”（错，同一个逻辑函数的最简与或式可能不唯一）。

9. 公式法化简。例：利用公式法将逻辑函数化简为最简与或式。

- 公式法化简需要掌握“逻辑代数的基本公式和常用公式”和逻辑代数基本定理（特别是反演定理）。
- 公式法化简之后建议用卡诺图法验证。
- 如果没有思路的话，可以先用卡诺图法，从画圈的方式寻找启发，或者直接用并项法合并对应的最小项。
- 在过程书写方面，不需要把每一步化简所要用的“逻辑代数的基本公式和常用公式”写出来，但是要有必要的过程（至少得写两行过程，不然改卷人很难看出来你是咋做的对吧）。

10. 卡诺图法化简。例：将逻辑函数

$$Y(A, B, C, D) = \sum m(2, 3, 4, 5, 6, 7, 12, 13) + d(10, 14, 15)$$

化简为最简的与或非式。

- 卡诺图法化简本质上是利用“几何相邻”表征“逻辑相邻”。当变量数不超过4的时候“几何相邻”还比较直观，但随着变量数继续增加，“几何相邻”不再直观，即此时卡诺图法的优势不再明显，此时可以基于“翻折”想法来寻找“几何相邻”。想象一张 n 变量的卡诺图，以一条和空白空间的分界线作为对称轴进行对折，翻折前后的两部分分别对应新增变量取值0和1，在这个过程中，翻折前部分的几何相邻保持，翻折产生的部分继承几何相邻，同时整体新增的几何相邻按照“翻折前后对应部分几何相邻”来确定。同时按照这个思路来理解卡诺图，可以避免同学们在使用卡诺图时出现的一个问题——在画四变量逻辑函数卡诺图的时候，标注00-01-10-11（实际应为00-01-11-10，这个不难理解，翻折前是0-1，然后翻折后在没有添加新变量取值前

是 0-1-1-0，在原始部分填入 0，即 00-01，新增部分填入 1，即 11-10，所以为 00-01-11-10）。

- 卡诺图法化简易错点：“几何相邻”没有找全，例如四变量卡诺图的四个角。
- 有无关项的逻辑函数、多输出的逻辑函数，直接采用卡诺图法化简。
- 在卡诺图上圈 0 求反即可获得最简与或非式（圈 0 就是最简反函数）。
- 注意，卡诺图一定要画完整，无论是 0、1 还是 $\times$ ，都要画出来，逻辑变量要标注清楚。

11. 卡诺图运算。例：已知四变量函数 Y_1 和 Y_2 ，其中 $Y_1(A, B, C, D) = \sum m(2, 3, 4, 6, 8, 10, 12, 14)$ ， $Y_2(A, B, C, D) = \sum m(0, 1, 2, 5, 7, 8, 12, 14) + d(3, 9, 10)$ 。求复合函数 $Y_1 \oplus Y_2$ 最小项之和的形式。

- 逻辑函数之间的运算可以用卡诺图之间的运算（最小项的运算）来表示。我们下面的推导就以异或运算为例，其他运算同理可得完全一致的结论。
- 记 $Y_1 = \sum_{i \in A} m_i + \sum_{j \in B} d_j$ ， $Y_2 = \sum_{k \in C} m_k + \sum_{l \in D} d_l$ 。则可得

$$\begin{aligned} Y &= Y_1 \oplus Y_2 = Y_1' Y_2 + Y_1 Y_2' \\ &= \left(\sum_{i \in A} m_i + \sum_{j \in B} d_j \right)' \cdot \left(\sum_{k \in C} m_k + \sum_{l \in D} d_l \right) + \left(\sum_{i \in A} m_i + \sum_{j \in B} d_j \right) \left(\sum_{k \in C} m_k + \sum_{l \in D} d_l \right)' \\ &= \left(\sum_{i \in \tilde{A}} m_i + \sum_{j \in B} d_j \right) \cdot \left(\sum_{k \in C} m_k + \sum_{l \in D} d_l \right) + \left(\sum_{i \in A} m_i + \sum_{j \in B} d_j \right) \left(\sum_{k \in \tilde{C}} m_k + \sum_{l \in D} d_l \right) \end{aligned}$$

其中 U 为全集， $\tilde{A} = (U - A) \cap (U - B)$ ， $\tilde{C} = (U - C) \cap (U - D)$ 。由于 $A \cap B = \emptyset, C \cap D = \emptyset$ ，则有 $C = C \cap (U - D)$ ， $A = A \cap (U - B)$ 。考虑 Y 的最小项对应的指标集合为 $(\tilde{A} \cap C) \cup (\tilde{C} \cap A)$ ，可以写作

$$T = (U - (B \cup D)) \cap (((U - A) \cap C) \cup ((U - C) \cap A))$$

而不难发现无关项对应的集合可以写作 $B \cup D$ ，所以有

$$Y = \sum_{i \in T} m_i + \sum_{j \in B \cup D} d_j$$

则可知，逻辑函数之间的运算可以用卡诺图上的运算来表达。此外，也可以用我们推导得到的公式，直接对最小项做处理得到结果。这里说明，如果不考虑无关项的话，上述推导可以很大程度简化，详见教材配套解析。

12. 多输出逻辑函数化简。例：对多输出逻辑函数

$$\begin{cases} Y_1(A, B, C, D) = \sum(3, 4, 5, 6, 7, 8, 9, 12, 13, 14, 15) \\ Y_2(A, B, C, D) = \sum(2, 3, 4, 6, 7, 12, 14) \\ Y_3(A, B, C, D) = \sum(2, 6, 8, 9) \end{cases}$$

整体进行化简。

- 问题设定：在合理利用公共项的基础上，使得多个逻辑函数整体上实现最简（例如按照最简与或式定义，实现整体上最简就是，整体包含的乘积项最少且每个乘积项的因子也最少）。
- 难点分析：没有【确定性】的公共项使用标准。利用数学思想中常用的极限思想来分析，如果完全不用公共项则问题退化（显然不一定是最优解，否则没必要提出这一任务），如果利用全部公共项（每个重复的最小项都纳入）也不一定是最优解（否则没必要提合理利用，而且实践也会发现这样做可能使得结果更麻烦因为破坏了原本卡诺圈的作用）。因此，我们有必要找到一种确定性的算法来明确给定当前输入时哪些公共项是需要利用的而哪些则直接退化单个逻辑函数化简。
- 解决方案：基于上述讨论，我们需要利用转化的思想，将“不确定”转化为“确定”。那么，什么是确定的呢？因为这一问题是建立在单个逻辑函数化简基础上，所以我们选择思考“能否将这一问题转化为我们熟悉的单个逻辑函数化简”。在单个逻辑函数化简问题中不存在“公共项”利用的问题，所以我们想到可以对卡诺图中的最小项按照出现次数进行【分类】（这时候只在一个卡诺图中出现的最小项就符合单个逻辑函数化简）。以上面的例题为例，我们对这个三变量逻辑函数中的最小项分为三类，分别是：只在一张卡诺图中出现的最小项，在两张卡诺图中出现的最小项和在三张卡诺图中都出现的最小项。对于只在一张卡诺图中出现的最小项，显然没有利用公共项的这一选择，因此可以明确地直接在一张卡诺图中按照我们熟悉的方式进行画圈。下面，尝试将成功的经验继续拓展到第二类。在处理这一类的时候，首先分别在两张图中单独对这一类最小项（没有被第一类的卡诺圈包含的）进行画圈，并取二者中被对方包含的那一个卡诺圈（如果一张图中这一类最小项已经被上一类画圈时圈掉了，此时对这个最小项来说就默认他的圈是最大的）。这时，我们惊喜地发现，如果按照最小项出现次数递增的顺序来处理其他几类，是可以解决这一问题的。
- 补充说明：这一问题近年来在 2020 年秋的期末中考察过一次，考察频率并不高。但是往年常有同学反馈不了解如何解决这类问题，所以作者进行了一定的研究并将研究过程和结果总结如上。

13. 多变量逻辑函数化简。例：化简逻辑函数 $Y = AC + AC'D + AB'E'F + B(D \oplus E) + BC'DE' + BC'D'E + ABE'F$ 。

- 问题设定：含有超过四个变量的逻辑函数化简。
- 难点分析：最常用的卡诺图法往往被建议适合在变量数不超过四个的时候使用。关于逻辑函数化简，我们在课堂上学习了两种方法，公式法和卡诺图法，二者各有优劣。公式法的优势在于可以用于任意逻辑函数的化简，缺点比较明显在于难以获得最简的化简结果（没有确定性的算法指示在给定输入下应该按照何种顺序依次使用哪些公式，另外即使进行了化简也不易判断是否得到的是最简）；卡诺图法的优势在于变量数少时可以有效且高效地获得最简的结果（并且对于含无关项等复杂情形也能胜任），缺点则在于当变量数超过四个的时候逻辑相邻在几何相邻上的体现不够直观。因此，有必要充分利用公式法和四变量卡诺图的优势进行解决。
- 解决方案：基于上述分析，我们提出将多变量逻辑函数化简转化为不超过四个变量的逻辑函数的卡诺图化简，即，降阶。首先，我们可以利用公式法对逻辑函数进行【初步的处理】，目标是减少逻辑变量个数。具体地，我们可以观察是否存在可退化变量，例如变量 A 和 B 始终绑定出现，那么这时候可以用一个变量代替这两个变量整体，从而实现变量数的减少。另一方面，我们可以尽量应用一些公式进行化简（可能减少变量数），同时对公式法处理结果进行观察（是否存在可退化变量）。如果公式法的初步处理后变量数已经不超过四个了，这时候就可以直接用卡诺图法化简。若变量数依旧超过四个，这时候就要对四变量卡诺图进行一定的【适应性改编】。【一种方式】是利用递推公式对逻辑函数进行分解，表达为 $n - 4$ 个变量的所有最小项作为权重对一组四变量逻辑函数进行加权的形式，进而将该问题转化为多输出（ 2^{n-4} 个）逻辑函数化简（略有不同之处在于，若两个最小项不存在几何相邻，则仅出现在这两者中的公共项不进行考虑）。例如 $Y = F(A, B, C, D, E, F)$ ，那么就再次借助转化的思想，选定 4 个逻辑变量 A, B, C, D 画出 4 张卡诺图分别对应其余变量的所有最小项 $E'F', E'F, EF', EF$ ，然后将问题转化为多输出逻辑函数化简问题。得到 4 张卡诺图的化简结果后分别与该卡诺图对应的剩余变量的最小项做与运算，然后四个与运算的结果做或运算得到最终的结果。**注意**，这里进行多输出逻辑函数化简时略有不同之处在于，对于只出现在两个卡诺图中的最小项来说，若这两个卡诺图对应的剩余变量最小项不存在逻辑相邻，例如 $E'F', EF'$ ，则退化为只出现在一个卡诺图中的情形，即单独化简。【另一种方式】称为“降阶卡诺图”，首先选定四个变量并画出四变量卡诺图，进而在考虑每个最小项的时候将其系数直接填入卡诺图中（可能包含剩余变量），然后按照常规卡诺图法化简。**区别在于**，这里的卡诺圈的系数不再恒为 1，而是这个卡诺圈中所有位置填写的系数中的最小因子（例如，

一个大小为 4 的卡诺圈，两个位置填的是 1，一个位置填的是 E （可以看成 $E + EF$ ），一个位置填的是 EF ，则这个卡诺圈的系数就是 EF ，这时候除了原本是 EF 的位置，其余位置还需要用额外的卡诺圈来保证相应最小项完整地纳入最后的化简结果中）。

- 补充说明：作者认为这一类问题在【期末考试中出现的概率较低】，但是这个问题可以很好地促进初学者对于公式法和卡诺图法性能优劣的认识，并且了解到多输出逻辑函数化简的一个潜在应用，同时感受转化的思想在分析和解决问题中的重要性。


6.3 第三章 门电路

1. 正负逻辑。例：请问正逻辑的与或非门对应负逻辑的哪种逻辑门。

- 门电路的本质描述是高低电平表，而非真值表。
- 可以利用反演定理和对偶定理作一般推导。记 $Y = F(A, B, C, \dots)$ 为正逻辑下的任意逻辑函数，则负逻辑下对应的逻辑函数应该满足 $Z' = F(A', B', C', \dots)$ 。由反演定理可知 $Z = \tilde{F}(A, B, C, \dots)$ ，其中 $\tilde{F}$ 为对于 F “与换成或，或换成与，0 换成 1，1 换成 0”，则由对偶定理可知， $Z = Y^D$ 。

2. 门电路输入端噪声容限。例：门电路输入端噪声容限的概念是。

- 在输出高、低电平变化允许范围内，允许输入高、低电平的波动范围称为输入端噪声容限。



$$V_{NH} = V_{OH(\min)} - V_{IH(\min)}$$


$$V_{NL} = V_{IL(\max)} - V_{OL(\max)}$$

- 理解噪声容限。从通信角度理解，前一级的输出是后一级的输入，从模拟量看二者相等，对于数字电路里的通信来说，要求数字量二者相等，即前一级

输出了 1 后一级的输入也要求是 1，因此后一级的输入要求在输入高电平范围内。如果噪声使得后一级的输入从数字量上讲和前一级不同，则电路工作出错，因此对于噪声的取值范围有要求。

- 可以通过提高 V_{DD} 来提高噪声容限。
- 上述讨论研究的是直流噪声容限，由于负载电容、寄生电容的存在，输入信号变化时需要一定的幅度和作用时间才能让输出改变状态，因此交流噪声容限远大于直流噪声容限。

3. 输入保护电路。例：在分析脉冲波形产生和整形电路时常常会遇到电压突变，注意有时候会受到 CMOS 输入保护电路二极管钳位的影响。



- 当 $0 \leq v_I \leq V_{DD}$, 输入端保护电路不起作用。
- 当 $v_I > V_{DD} + V_{DF}$ 时, D_1 导通; 当 $v_I < -V_{DF}$ 时, D_2 导通。

4. 门电路功耗计算。例：计算 CMOS 反向器的总功耗。已知电源电压 $V_{DD} = 5\text{ V}$, 静态电源电流 $I_{DD} = 1\mu\text{A}$, 负载电容 $C_L = 100\text{pF}$, 功耗电容 $C_{PD} = 20\text{pF}$ 。输入信号重复频率 $f = 100\text{kHz}$ 。

- 负载电容充放电功耗。

$$P_C = C_L f V_{DD}^2$$

- 瞬时导通功耗。

$$P_T = C_{PD} f V_{DD}^2$$

- 总的动态功耗

$$P_D = P_T + P_C = (C_L + C_{PD}) f V_{DD}^2$$

- 静态功耗可以忽略。这个考点可以这样考察：CMOS 门电路在何时最耗电？
A. 输出 0 B. 输出 1 C. 输出高阻态 D. 输出翻转

5. 扇出系数。例：扇出系数的定义是。

- 定义：门电路能够驱动同类门的最大数目。

- 特点：随着开关频率的升高，扇出系数将随之下降。
- 作者在研究自动驾驶中的 SLAM 技术的时候，遇到了一个传感器时间同步的问题，具体地在实际应用场景中需要让不同的传感器（包括相机、激光雷达、IMU 等）的时钟对齐，否则会导致系统估计出现较大的偏差。现有的时间同步技术往往利用卫星的原子钟作为系统的时钟源，使用纳秒级别的 PPS 信号将内部以晶振为时钟源的系统时间里的毫秒及以下时间清零，并由此开始计算毫秒时间，然后利用 GPRMC 数据后，提取报文里的时、分、秒、年、月、日 UTC 时间，进而可以完成一次同步。我们的第一反应是，有这种精准的方式，那么所有需要同步的信号直接采用这样的方式就可以了，但是在实际应用中只有少数时钟是采用这种方式同步的，那究竟是什么原因呢？和“扇出系数”的含义是类似的，原因是 PPS 输出信号电流有限，带负载能力有限，因此只能驱动一定数量的待同步设备。顺便提一句，个人觉得可以以这种实际应用的例子作为题目来考察对概念的理解，比如“这个例子中提到的问题和数电中的哪一个概念是类似的”。

6. 二极管门电路。例：请写出图中二极管门电路的输出逻辑表达式，并说明其缺点。

- 半导体电路分析的**基本原则**：先确定半导体元件工作状态，进而用其在该状态下的等效模型代替，进而将电路转化为线性直流电路进行分析。
- 二极管常见三种模型，开关模型、恒压降模型、折线模型。注意，如果题目给了 $U-I$ 特性曲线，则要特别注意，此时大概率是不能用模型近似分析（因为其 $U-I$ 特性和外部电路相比不再可以进行简单近似）。
- 模型选择：要看外部电路的戴维南等效电路的电源、电阻和二极管“导通电压”、“导通电阻”的关系。如果外部电源和电阻都很大，那二极管的相应参数可以忽略，即可以使用开关模型，其他几种情形类似，请读者自己分析。另外，如果题目给了二极管的参数曲线，往往是因为和外电路相比导通电压和导通电阻都不可以忽略，那就需要在其 $U-I$ 曲线上画出负载线找交点，为工作点。
- 多二极管电路分析：遵循“优先导通”原则。这个分析方法可以用一个递归算法建模，假设二极管都是一样的，初始情况是假设所有二极管开路，然后分析每个二极管的正向开路电压，若其中 $V_{max} > V_{TH}$ （管子导通电压），则该管子导通，下一步是，将该管子用导通模型代替，然后其他管子依旧保持开路，分析其他 $n-1$ 个管子的开路电压，和第一步的处理方式类似，但是**特别注意**，这时候一定要重新分析而不能直接用上一次分析的开路电压，因为经过上一次处理后电路发生变化（一个位置从开路变成了用一个导通模型代替）。这样迭代下去，终止条件是， $V_{max} < V_{TH}$ 或者所有管子都导通了。在答疑的时候，讲到这里有同学问道“如果两个管子的开路电压相同怎么办”。

这是一个好问题，我们先给出答案再进行具体分析。如果这两个管子的导通压降不同（对应上述模型，如果提供 $U-I$ 特性也可从曲线上分析）那么导通压降小的优先导通（例如硅管和锗管）；如果两个管子完全一样（但在实际中这样的问题不会出现），那么就同时导通或者截止。事实上，我们知道半导体元器件具有非线性的 $U-I$ 特性，而且容易受温度等自然条件的影响，所以在实际场景中并不会出现所谓完全一模一样的管子。换句话说，如果考试题目中需要我们分析多个二极管电路，那么题目中给出的一模一样的管子他们的开路压降一定是不同的，以规避这种由于“近似”带来的问题。如果真出现了，那么就按照“一起导通/截止”处理。


- 二极管门电路的缺点：电平偏移；带负载能力差。

7. CMOS 门电路分析。例：请写出图中 CMOS 门电路的输出逻辑表达式。


- 问题设定：给定由（互补）MOS 管构成的电路图，分析其表达的逻辑函数。
- 难点分析：CMOS 电路图粒度过于细，一组互补的对管往往只是一个逻辑单元（逻辑门）的一部分，因此无法直接应用第二章学习的逻辑函数相关知识实现。因此，有必要考虑如何将该问题转化为第二章学习过的逻辑函数不同表达形式之间的转换问题。
- 解决方案：基于上述分析，我们认识到 CMOS 电路分析问题和熟悉的逻辑电路图分析的区别在于这里用大量 MOS 管代替了熟悉的逻辑门（给出了底层的实现），所以一个自然的想法就是——把原本属于一个逻辑门的一组管子重新组装到一起进而将 CMOS 电路分析问题转化为熟悉的逻辑电路图分析。这样，我们就得到了一种有效的方法，作者称之为“模块化方法”。此外，可以注意到教材上其实给了常见逻辑门的分析过程，其中依旧蕴含了转化的思想——将 CMOS 电路图转化为真值表。因此，我们提出了另一种朴素且万能的分析方法，称之为“真值表法”。下面，作者将依次讲解这两种方法的具体操作，并提醒读者注意比较两种方法的优劣。
- 模块化方法。分析速度较快，技巧性强，需要读者能够熟练掌握常见基本门电路的结构，缺点是适用范围有限。这里介绍一种经验性的方法。CMOS 电路横向分级，纵向互补。模块化的方法是利用其横向分级的特点，而单独分析一个基本模块（门电路）则可以利用纵向互补的特点。对于一个单独的模块，可以看成由互补的两个部分组成，分别称之为“上拉部分”和“下拉部分”，当“下拉部分”确定的时候，“上拉部分”唯一确定（互补结构），反之亦然。因此，只需要分析一部分即可。以“下拉部分”为例，两个管子串联（ A 管的源极连接 B 管的漏极）实现了与运算，两个管子并联（ A 管的漏极连接 B 管的漏极）实现了或运算，两个管子并联再与另外一个管子串联实现或与运算，最后输出级要加上一个取反操作。补充说明，关于上拉和下拉部

分的互补性可以根据正负逻辑与对偶函数的关系来理解，而对于下拉部分串并联和逻辑功能的对应关系则可以利用真值表分析得到结论。

- 真值表法。真值表法：可以用来解决所有的 CMOS 门电路分析问题，技巧性不高，需要掌握一些 MOS 管基本知识即可，但是当输入数量多的时候分析速度较慢。真值表法的具体操作是，对于给定电路的每一种输入组合，讨论电路中各个管子（相关的管子）的通断，进而确定重要节点的电平（所谓“重要”指的是可以影响最终输出级管子的输入电平，因此分析的时候可以考虑在分析方向上“输入后向和输出前向的双向奔赴”），最后确定输出的电平，进而可以列出真值表，进而得到逻辑函数。这里需要掌握的基础知识包括：根据符号确定管子类型；给定管子类型确定通断的方法。**确定管子类型的方法：**这门课程中出现的管子都是增强型 MOS 管 (MOSFET)，只需要确定沟道类型。在半导体电路中，箭头指向永远是从 P 指向 N ，由此可以判断出沟道/源级的类型，进而确定管子的类型。**值得注意的是**，使用真值表法分析 CMOS 电路往往需要对电路图进行多次分析（ 2^n 次），为了避免后期分析时头晕出错，建议在第一次分析的时候先用中性笔标注出每个管子的类型，之后每次分析通断的时候使用铅笔标记节点的电平。




以左图为例，箭头由衬底 B 发出，因此衬底为 P ，所以为 N 沟道 MOS 管；对于右图，箭头指向源级 S ，因此源级为 N ，所以为 N 沟道 MOS 管。**确定管子通断的方法：**在确定了管子类型以后，只要根据栅级 G 的电位和源级 S 的电位关系即可判断管子通断。对于 N 型管， V_G 超过 V_S 一个阈值即导通（我们只需要分析大小关系，阈值是满足的）。另外提醒注意的一个点是，在图中不会标注 G 和 S ，要如何解决呢？实际上， G 很容易判断， S 根据箭头所在位置即可和 D 区分开。



此外，教材中还提供了一种简化符号，如上图所示。我们可以根据输入端高电平有效还是低电平有效进行判断。图中左侧 MOS 管输入端高电平有效，因

此为 N 沟道 MOS 管 (N 管输入 GS 组合为 10 时导通, $G = 1$ 为高电平); 右侧 MOS 管输入端低电平有效, 因此为 P 沟道 MOS 管。

- 模块化方法例题。CMOS 电路如图所示, 试写出其输出逻辑函数式。




解析:

这类问题有两种求解方法。一种是把电路分解, 划分成简单电路的级联直接根据下拉管/上拉管表达的逻辑关系写出逻辑函数式; 另一种是直接列写真值表。这里介绍级联分析方法, 列写真值表的方法在模拟试卷解析中已经有说明。

该电路由两部分组成, 虚线左边为一级与非门, 虚线右边组成与或非门, 其中 T_{3N} 和 T_{4N} 并联实现或功能, 两者再与 T_{5N} 串联实现与功能。与非门的输出 $X = (AB)'$ 。与或非门的输出 L 为

$$L = ((A + B) X)' = ((A + B) (AB)')' = AB + A'B' = A \odot B$$

- 真值表法例题。CMOS 电路如图所示, 试写出其输出逻辑函数式。



解析:

这类问题有两种求解方法。一种是把电路分解, 划分成简单电路的级联直接根据下拉管/上拉管表达的逻辑关系写出逻辑函数式; 另一种是直接列写真值表。这里由于电路结构较为复杂, 分级较为困难, 所以采用列写真值表的方法。

传输门由 B 和 B' 控制, 当 $B = 0$ 时传输门导通, $B = 1$ 时传输门截止。 T_1, T_2 和 T_3 构成的电路的工作状态由 B' 控制, 当 $B' = 1$ 时 T_1, T_3 均截止, T_1, T_2 和 T_3 构成的电路不工作; 当 $B' = 0$ 时 T_1, T_3 均导通, T_1, T_2 和 T_3 构成的电路工作, 并且起反相器作用, 其输出等于 A 。

综上所述, 当 $B = 0$ 时, T_1, T_2 和 T_3 构成的反相器不工作, 传输门导通, 输出 $L = A$; 当 $B = 1$ 时, T_1, T_2 和 T_3 构成的反相器工作, 传输门截止, 输出为 $L = A'$ 。列出真值表

A	B	L
0	0	0
0	1	1
1	0	1
1	1	0

可得逻辑函数式 $L = A'B + AB' = A \oplus B$, 所以电路为异或门电路。

8. OD 门上拉电阻取值范围分析。例: 教材习题 3.10 基础上补充一小问“请描述 OD 门的常见功能”。

- OD 门输出为高电平时

$$R_{L(\max)} = \frac{V_{DD} - V_{OH}}{nI_{OH(\max)} + mI_{IH(\max)}}$$

- OD 门输出为低电平时

$$R_{L(\min)} = \frac{V_{DD} - V_{OL}}{I_{OL(\max)} - m'|I_{IL(\max)}|}$$

- 关于 OD 门除了上述计算外, 还可能考察其功能。记忆两点: 电平转换; 实现线与与逻辑。

9. 三态门、传输门。例: 三态门能够输出的三种状态是。

- 逻辑电路分析题目, 如果遇到三态门、传输门, 一定要注意, 输出可能包含高阻态 Z 。
- 三态门的结构不是固定的, 控制端可能高电平有效/低电平有效, 输出可能有/无反相器, 在分析具体题目的时候一定要根据题目所给电路图进行分析。
- 传输门可以作为双向模拟开关。
- 三态门的常见用途包括: 接成总线结构; 实现数据双向传输。

10. 门电路输入输出端的处理。例: 将两个反向器的输出接到一起是否实现了或非的逻辑运算。

- 输入端：**一定不要开路!!!** 我们课程中涉及的门电路主要为 CMOS 电路（TTL 门电路不会直接考察，唯一可能遇到的就是 TTL 中规模芯片 74LS 系列），CMOS 门电路一定不能输入端开路，如果开路会使得电位不定进而破坏正常的逻辑关系，严重则可能造成栅极静电感应击穿、管子毁坏的状况。因此，在遇到 CMOS 门电路或者 CMOS 中规模芯片 74HC 系列的时候，一定要检查好输入端没有悬空的。尽管 TTL 电路输入端可以悬空（但也容易受到干扰，可能出现误动作），悬空时等效高电平输入（读者可以记忆这一点，分析 74LS 系列芯片时可以用），但作者建议养成习惯，任何输入端都要确认好输入，避免出错。此外补充，如果电路工作速度不高且不需要特别关注功耗的时候，对于基本逻辑门单元（例如与门）多余的输入端可以并联，但作者从方便记忆的角度出发建议读者记住，所有没有使用的输入端都根据实际工作逻辑配置固定高电平或者低电平。
- 输出端：任何 CMOS 门电路输出不能接固定的电平!!! 除了 OD 门和三态门，门电路输出端不可以并联!!! 从门电路基本结构出发可以分析得到：如果门电路输出接固定电平，则输出级管子会承受极大的电流；如果门电路输出并联，而在某种输入下，其中一个门电路的输出上拉管导通，一个门电路的输出下拉管导通，此时存在从电源到地的低阻通路，产生的大电流会使得管子烧毁。

6.4 第四章 组合逻辑电路

1. 组合逻辑电路分析。例：试分析下图电路，写出逻辑函数式。


- 流程：逻辑电路图 → 逻辑函数式 → 真值表 → 自然语言描述。
- 功能分析：一般为算术功能。可以概括为四类：二进制算术运算，任意进制补码运算，代码转换和其他（分析输出变量取 1 对应输入的模式，用自然语言描述）。

2. 组合逻辑电路功能分析。例：试分析下图电路，写出逻辑函数式并给出该电路的逻辑功能。

- 问题设定：给定组合逻辑电路，用自然语言描述其实现的功能，例如“该电路实现了一位全加器”。
- 难点分析：事实上，如果给定设计目标（要实现的功能）和要求可以得到确定性的设计结果，但给定一个电路图要求反向推演在设计之初是按照什么目标进行的，这样猜测的范围很广而且往往不一定能得到唯一的结果。因此，作者尝试在图书馆的考研题库中对大量题目进行归纳总结。最后得到的结论

是，我们可以在获得真值表的基础上将这一问题建模成模式匹配问题，下面将分别对四类不同的模式进行详细讲解。

- 代码转换往往是常见十进制代码，输入和输出个数相同，都是 4 个，并且不存在不同输入对应相同输出，根据这一特点可以判断是否属于代码转换。另外特别注意，部分代码转换电路存在输入控制（例如在不同控制信号下完成不同方向的转换）或者输出伪码标志，所以输入/输出个数可能为 4 个或者 5 个。其中输出伪码标志的特点是在 10 个输入下输出相同，另外 6 个输入下输出相同。
- 补码电路的输入输出个数相同，并且输入和输出按照二进制解析，求和为定值，按照这一规律可以判断是否属于补码电路。类似还可能是带符号的反码、补码电路，这种情况可以根据最高位（符号位）为 0 和 1 时候不同特点进行判断。
- 二进制算术运算的输入输出个数上面没有固定规律，所以我们分别对加减乘除进行分析。例如，对于加法运算，为了简单只讨论 1 位操作数。这种情况下，输入至少包含 2 位分别对应 2 个加数，输出至少包含 1 位对应当前位求和结果，除此以外，对于半加器来说输出多了一位进位输出，进一步对于全加器来说输入多了一位进位输入。也就是说，对于加法运算来说，常见的输入输出数量组合是 2/1, 2/2 和 3/2。其他几种运算同理分析。注意，根据改卷标准，如果判断出来电路为全加器，答案最好写作“该电路实现了 n （查数， n 位全加器的总共输入端有 $2n+1$ 个）位全加器，其中 $\times$ 为加数与被加数， $\times$ 为来自低位的进位， $\times$ 为本位和， $\times$ 为向高位的进位”。其中如果为 1 位全加器，低位的进位可以从电路结构中输入端“地位等同”来判断（加数和被加数地位等同，反映在电路结构中二者往往通过相同门电路输入，即，具有对称性）。另外，如果时间紧张来不及分析，只写“全加器”也是可以的，对最终得分影响不大。
- 如果不属于上述三类，则可以归纳为第四类——“其他”。对于这种类型，一般来说输出往往只有一个（如果不是的话，那就独立地讨论每一个输出变量），我们处理方式观察真值表输出的特点，用自然语言来描述，可以写，在哪些输入组合下输出高（低）电平，比如“当输入中 1 的个数为偶数的时候输出 Y 为高电平”、“所有输入都相同时输出 Y 为高电平”等等。
- 例题。组合逻辑电路如图所示。请写出逻辑函数式，分析其实现的功能。



解析：

分析组合逻辑电路的功能问题，往往需要在得到逻辑函数式的基础上列写真值表。这类问题往往是考试中难度较大的题目，但实际上可以发现，答案常常为算术运算功能，这个经验也供读者参考。

首先写出逻辑函数式

$$X = ABC + A'B'C + A'BC' + AB'C'$$

$$Y = AB + AC + BC$$

列出真值表

A	B	C	X	Y
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

观察真值表。首先输入输出变量个数不是 4 个，排除代码转换；输入输出个数不相等，排除补码运算。这时候检查是否是常见的二进制算术运算，根据输入为 3 个，首先检查加法器。最终发现，该电路实现一位全加器的功能，其中 A、B 分别为加数与被加数，C 为来自低位的进位，X 为本位的和，Y 为向高位的进位。习题课上会给同学们展示其他几种对应的例题。

3. 组合逻辑电路设计。例：设计二进制除法电路。

- 流程：自然语言描述 → 真值表 → 逻辑函数式 → 逻辑电路图。
- 逻辑抽象：确定逻辑变量数及其含义。如果题目中没有给出，在答题的时候一定要写清楚，否则是会影响分数的。

- 基于中规模器件的设计：一般情况下会考察基于译码器或数据选择器的设计，实际上就是利用了二者可以产生一定数量的逻辑变量的所有最小项这一性质。部分题目会考察基于加法器的设计，需要将逻辑函数表示为逻辑变量和逻辑变量或者常数之间的算术运算。
 - 注意译码器和数据选择器在设计任意组合逻辑函数时候的区别和联系。二者之所以可以被用来产生一定变量数的任意逻辑函数，是因为其输出空间恰好包含了满足一定变量数的逻辑变量的所有最小项。二者的区别在于，译码器可以实现多输出，而数据选择器只能实现单输出，因此如果要用数据选择器实现多个逻辑函数时，首先要想到，一定是需要用多个芯片来实现，不要再对着一片芯片发呆。同时，注意二者生成逻辑函数的变量数如果超过所提供芯片的能力，则需要做功能扩展。
 - 基于中规模器件的设计，在画图的时候，一定要注意，每个输入端都要检查是否处理好（对于 HC 系列芯片输入不得悬空否则可能发生芯片损坏，对于 LS 系列芯片输入悬空相当于高电平输入，但是不建议养成这种习惯，避免在考试时候出错），输出是否标注清楚。
4. 基于中规模器件的设计。例：使用一片四位二进制加法器实现三位二进制数乘三。
- 常用的中规模芯片包括三种：译码器、数据选择器和加法器。
 - 译码器和数据选择器可以用来设计有限变量数的任意逻辑函数，其基本原理是这两种芯片可以产生输入逻辑变量的所有最小项。不同之处在于： n 位输入的译码器可以产生任意多输出的 n 变量逻辑函数（考试时需要实现的逻辑函数数量有限，不需要考虑扇出系数问题），输出往往需要额外的逻辑门来实现最小项之和； n 位地址输入的数据选择器可以产生单个 $n + 1$ 变量的任意逻辑函数，输出不需要额外的逻辑门。注意到这两种芯片能实现的逻辑函数的变量数受芯片输入限制，所以这部分容易考察隐式功能扩展，即，当目标逻辑函数大于 n 的时候就需要使用多片 n 位输入的译码器进行功能扩展。值得注意的是，遇到需要可能隐式功能扩展时，可以试着对目标逻辑函数进行化简，如果通过逻辑函数化简减小逻辑变量数，可能避免功能扩展问题。
 - 加法器可以用来实现算术运算，其基本原理是该芯片可以产生变量 + 变量和变量 + 常量。在第一章我们学习了二进制四则运算如何转化为实现，例如例题 $Y = 3X$ 可以表达成 $Y = X + 2X$ ，其中 $2X$ 可以通过左移一位来实现。对于减法这种需要补码的，我们可以额外补充反向器实现按位取反，至于“+1”操作可以利用加法器的进位输入来实现。如果遇到题目要求取模运算，若模长是 2^m 则直接取输出的低 m 位即可。
 - 基于中规模器件的设计，在画图的时候，一定要注意，每个输入端都要检查是否处理好（对于 HC 系列芯片输入不得悬空否则可能发生芯片损坏，对于

LS 系列芯片输入悬空相当于高电平输入，但是不建议养成这种习惯，避免在考试时候出错），输出是否标注清楚（常见易错的是，用数据选择器设计逻辑函数时候芯片输出即是目标输出，忽略标注清楚目标输出取自芯片输出）。

5. 功能扩展。例：用两片三线-八线译码器实现某四变量逻辑函数。

- 问题设定：请用多片同款组合逻辑电路实现相同功能的更多输入输出的组合逻辑电路。在实际考试的时候，有可能显式地要求实现某一款常见芯片的功能扩展，也有可能隐式地考察，比如要求用 3 位地址输入的数据选择器实现 5 变量逻辑函数，此时一片芯片无法实现因此需要功能扩展。
- 难点分析：简单来说，我们要去匹配芯片设计者的脑洞，这是这项任务难点的本质。事实上，芯片设计过程中考虑到了功能扩展问题，并且按照一种可行的功能扩展方式来设计了扩展输入输出端，不同的芯片在扩展输入输出的设计上有所不同，这也给寻找不同芯片的功能扩展背后的一致方法带来了困难。从技术层面讲，功能扩展问题本质是要利用给定芯片和输入来获取目标输出，难点在于每片芯片配置不同的输入以及芯片之间的耦合方式都会对芯片输出产生影响进而影响如何获得目标输出。因此，有必要将该问题分解为输入分配、片间关系确定、输出获取三部分逐步讨论。此外，考虑到考试实际会考察的功能扩展主要是针对课堂上讲过的常见芯片，因此，有必要对常见芯片进行归纳总结，分别为三部分总结一般性的经验规律。
- 解决方案：基于上述分析，我们分别对输入、片间和输出三部分进行讨论。**【输入】**部分要做的事情是把 $M \times N$ 个目标输入分配到 M 片上（每片 N 个），这时候要关注的事情是输入是否存在优先级关系。如果输入存在优先级关系（例如 8-3 优先编码器）则需要按照优先级顺序依次分配，最高优先级的输入分配到最高优先级的那一片的最高优先级位；反之，则要做到片间保持一致，即不同片的输入之间保证配置是相同的，剩余的目标输入作为片选信号控制选通输入端。**【片间】**部分可以分为两种类型，分别是并行和串行。并行场景下，如果输入存在优先级则需要利用扩展输出来实现片选，如果输入不存在优先级则输入已经完成片选工作这时只需要按照正常工作的要求配置剩余的选通输入即可。串行场景下，需要做的就是将前一级的输出传递给后一级即可。**【输出】**部分其实是这一问题中最简单的环节，因为这时候其实问题就变成了我们熟悉的组合逻辑电路设计。具体地，因为前两步已经将所有输入（功能输入和选通输入）都配置好了，因此该电路的输出已经是确定的了，我们要做的事情就是将现有的输出转换为目标输出，实际操作就是在现有电路的真值表（一组输入一组输出）基础上为每一个输入组合添加对应的目标输出（一组输入一组输出和一组目标输出），然后以当前输出为输入、以目标输出为输出建立新的真值表（在刚刚得到的扩展真值表中取后两组），这一逻辑函数就是我们需要的输出转换电路。**特别注意**，考虑到考试实际会考察的

功能扩展主要是针对课堂上讲过的常见芯片，因此从应试角度来说，记住每一种芯片的功能扩展即可应对这一类问题。同时，针对上面提到的隐式考察问题，能够用来设计一定变量数的任意逻辑函数的芯片只有数据选择器和译码器，因此建议读者掌握（不管以哪种方式，理解还是记忆）这两种芯片的功能扩展方式。为了方便读者理解，作者将在下面详细分析课堂上讲过的每款芯片的功能扩展方式

- 8 线-3 线优先编码器。我们的目标是对 16 个输入信号做编码，这 16 个信号内部存在着优先级的关系，所以我们要做的就是合理地把这 16 个输入和 2 片 8 线-3 线优先编码器的 16 个输入之间构建对应关系。我们不难发现，这 16 个输入分成两组后，每组内部的优先级关系可以由 8 线-3 线优先编码器保证，而两组之间也存在着整体的优先级关系，这样输入的分组就应该是按照优先级顺序，较高的 8 个分为一组，其余分为一组，每组按照顺序接入 8 个编码输入。两片之间的优先级关系应该如何保证呢？这时候我们要分析，“优先级”的物理意义是什么。事实上，优先级高的输入被编码的时候，优先级低的编码输入不会对输出产生影响，即可以理解为“不工作”，这样就可以利用扩展输出和选通输入配合，实现优先级高的一组对应的芯片工作时优先级低的一组对应的芯片不工作。至于输出，事实上，我们可以用一个一般的方式来建模。也就是说，当我们已经完成了输入分配后，该芯片的输出其实是确定的，那么为了得到我们想要的输出，事实上我们要做的事情就是，把芯片的输出看作输入，把我们目标输出作为输出，构建组合逻辑函数，问题就建模成了组合逻辑函数设计问题。这样，其实任何问题都可以解决。不过我们也会发现，有时候这个逻辑函数的输入太多，真值表过于庞大，所以习惯上我们的处理方案是，先确定部分输出，然后再分析剩余输出的时候缩小空间。例如这个问题，我们不难发现，无论是优先级高的一组还是低的一组，其编码后低 3 位都是一样的，也就是原始编码器的输出，所以我们可以直接利用与非门分别连接两个芯片对应输出即可获得第三位，而最高位可以看成剩下的 Y'_{EX} 和 Y'_S 的函数，进而构建一个小的真值表即可得到结果。
- 3 线-8 线译码器。事实上，其功能扩展有多种方案。目标是产生 4 变量 $D_3D_2D_1D_0$ 的全部最小项，考虑到每片芯片可以产生其输入 $A_2A_1A_0$ 的全部最小项，则可以确定两片的 $A_2A_1A_0$ 应该接相同的输入，即 $D_3D_2D_1D_0$ 中的三个变量，而另一个变量则作为片选输入，以其原变量和反变量的形式参与到两片的输出中。例如，令 $A_2A_1A_0 = D_3D_2D_1$ ，而 D_0 作为片选信号，则其中一片的输出对应编号为十进制奇数的最小项，另一片对应编号为十进制偶数的最小项。这里用反证法说明上述断言，如果两片的译码输入接的输入不同，例如第一片 $A_2A_1A_0 = D_2D_1D_0$ ，第二片 $A_2A_1A_0 = D_3D_2D_1$ ，则第一片输出应该为 $\sum m(0, 1, \dots, 7)$ 或者 $\sum m(8, 9, \dots, 15)$ ，第二片输出应该为 $\sum m(0, 2, \dots, 14)$ 或者 $\sum m(1, 3, \dots, 15)$ ，不难发现两片输出的最小项中存

在重复，那么也意味着他们合在一起相较于 16 个最小项一定存在缺少的情況。所以，只有两片译码输入接入相同输入，另一个输入以原变量和反变量的形式（通过不同的选通输入端）参与到逻辑函数中来，才可以使得两片输出的最小项是互异的，这样也保证他们共同构成了完整的最小项空间。

- 数值比较器。这个芯片的功能扩展相对容易理解，就按照我们正常比较数字大小的习惯，把数字分成高位组低位组分别比较即可。
- 数据选择器。事实上，数据选择器的功能扩展和译码器的功能扩展是类似的，因为他们的目标都是生成“输入”的全部最小项，以双四选一功能扩展为例（作业题），我们根据上述译码器部分的分析可知，两片的地址输入必须相同，而剩下的两个输入通过译码生成其全部最小项，分别控制 4 个四选一的选通输入即可。
- 二-十进制译码器。教材提供的 74HC42 芯片未提供扩展输入输出，所以无法做功能扩展。
- 全加器。这个芯片的功能扩展很简单，就把低位的进位输出和高位的进位输入连接即可。
- 超前进位加法器。教材提供的 74HC283 芯片未提供扩展输入输出，所以无法做功能扩展。
- 至此，作者把教材上常见芯片的功能扩展方法做了分析，读者可以基于此进行理解。如果觉得理解起来不是很方便，可以考虑直接记忆。

6. 组合逻辑型 PLA。例：写出 PLA 电路的输出逻辑函数。

- 与或逻辑阵列。其中地址部分为与逻辑阵列，数据部分为或逻辑阵列。
- 常见有两种画法：一种是在格点处用记号标记，表示该处有元件；一种是把元件直接画出，例如画出二极管构成的与或逻辑阵列（这种则要求能识别二极管与门、或门的电路结构）。

7. 竞争-冒险现象。例：什么是组合逻辑电路中的竞争-冒险现象，有哪些方法可以消除。

- 竞争：门电路两个输入信号同时向相反的逻辑电平跳变的现象。
- 竞争-冒险：因竞争而在电路输出端可能产生尖峰脉冲的现象。
- 消除方法：接入滤波电容；引入选通脉冲；修改逻辑设计。
- 如何判断：一种方式是检查逻辑函数式是否在某种输入下可以简化成 $Y = A + A'$ 或 $Y = A \cdot A'$ ，另一种方式是检查卡诺图上是否存在卡诺圈相切（相应地，消除办法是添加冗余的卡诺圈覆盖相切部分的相邻最小项）。

6.5 第五章 半导体存储电路

1. SR 锁存器、触发器的不定状态。例：绘制波形图。

- SR=11 时, 状态是确定的 (但不是正常工作状态 0 状态或 1 状态) $Q = Q' = 1$ (与非门构成的 SR 锁存器) 或者 $Q = Q' = 0$ (或非门构成的 SR 锁存器)。
- SR=11 后紧跟着 SR=00, 此时状态“不定”, 画图的时候直接写“不定”两个字即可。
- SR=11 后跟着 SR=10 或 SR=01, 状态仍然是确定的, 分别是 1 状态和 0 状态。
- 对于电平触发的 SR 触发器, 如果有效电平期间 SR=11 后 CLK 有效电平消失, 此时和上面所述“SR=11 后紧跟着 SR=00”是一类问题。另外, 电平触发的 SR 触发器 SR 高电平有效, 电路结构如教材所示 (使用与非门构成的 SR 锁存器), 在 SR=11 时 $Q = Q' = 1$ 。

2. 触发器的两个重要特性。例：按照触发方式分类有哪几种, 其中哪种抗干扰能力最强。

- 逻辑功能和触发方式, 二者独立。
- 触发方式由电路结构决定。同步 SR 结构的触发器对应电平触发; 两个电平触发 D 触发器结构、利用传输门延迟时间结构组成的触发器对应边沿触发; 主从 SR 结构的触发器对应脉冲触发。**注意**, 建议读者了解电路结构和触发方式的对应关系, 以应对可能出现的“触发器电路分析题直接给出内部电路”的问题。
- 在实际解题的时候, 一定要注意综合考虑两个重要特性, 否则可能会遇到一些易错点, 例如作者在习题课上介绍的一道易错的时序逻辑电路设计题。

3. 触发器电路分析。例：绘制波形图。

- 首先根据触发方式确定可能动作的时刻 (用虚线标出, 和 CLK 对齐) 以及影响动作的输入作用的时刻或时间段; 然后根据逻辑功能在上述时刻或时间段分析动作情况。
- 注意异步 CLK 和异步置零/置位。
- 脉冲触发的 JK 触发器一次翻转问题。一定要注意, “脉冲” (触发方式) 和 “JK” (逻辑功能) 缺一不可。事实上, 这个问题是因为主从 JK 触发器中, 存在从触发器输出回到主触发器输入的反馈, 导致主触发器 (SR) 在 (从触发器) 0 状态只能接受保持 (00) 或者置 1 (10), (从触发器) 1 状态只能接

受保持（00）或者置 0（01）。形式上， $Q_{\text{主}}^* = (JQ'_{\text{从}}) + (KQ_{\text{从}})'Q_{\text{主}}$ ，这就会存在从触发器对 JK 输入的屏蔽现象。例如当 $Q_{\text{主}} = Q_{\text{从}} = 0$ 时，在有效脉冲区间， $Q_{\text{主}}^* = J + Q_{\text{主}}$ ，若出现一次翻转到达 $Q_{\text{主}} = 1$ ，则此后 $Q_{\text{主}}^* = 1$ ，即始终保持高电平不变，即不会再翻转。而当 $Q_{\text{主}} = Q_{\text{从}} = 1$ 时，在有效脉冲区间， $Q_{\text{主}}^* = K'Q_{\text{主}}$ ，若出现一次翻转到达 $Q_{\text{主}} = 0$ ，则此后 $Q_{\text{主}}^* = 0$ ，即始终保持低电平不变，即不会再翻转。

- 利用“转化”的思想理解 JK 触发器的工作原理。SR 触发器存在输入禁态的局限性，为了解决这一局限性，通过加入反馈来缓解，导致 JK 触发器的产生。因此，我们在分析 JK 触发器的基本工作原理时可以将其转化为 SR 触发器。具体地，首先根据电路图得到反馈作用下等效的 $S = JQ'$ ， $R = KQ$ （利用系统天然提供的互为反变量的先验来强制 SR 不会同为 1），然后代入 SR 触发器功能表即可得到 JK 触发器功能表。分析一次翻转问题也是一样的，从触发器是二进制的，那就分类讨论，分别是 0 状态和 1 状态时，输入端等效的 JK 分别如何，然后发现由于与门的屏蔽特性，JK 之一必然是被钳位到 0 屏蔽掉了，所以功能表只剩下两行，分别是保持和置 0 或者 1。
- SR 触发器的“不定”问题。
- 如果在答题纸上作答，要画出 CLK 。
- 用虚线对齐表示时序关系。
- 建议铅笔、直尺作图。
- 如果某个触发器状态始终为高电平或者低电平，请在水平线上标注 1 或者 0。
- 如何识别给定的框图对应哪种触发方式？如果框图内部在 CLK 处有一个“>”对应边沿触发，如果在框图内有两个延迟符号“ $\neg$ ”对应脉冲触发，如果以上两种符号都没有则对应电平触发。除了能够对着框图分析，还要能基于电路图识别触发方式（少数年份考过）。这一点涉及上述考点中“触发方式与电路结构的关系”。

4. 驱动表法。备注：系作者在胡老师班课堂所学。

- 该方法可以用于时序逻辑电路设计中的驱动方程求解和不同逻辑功能的触发器之间的转换。
- 驱动表的本质是触发器功能表的“逆”过程，即输入为触发器状态变化，输出为触发器的输入值。
- 该方法蕴含了“转化”的思想。在处理时序逻辑电路分析问题时，我们根据逻辑图得到了驱动方程后将其代入触发器的特性方程（功能表的同质表达）即可得到状态方程。而在处理时序逻辑电路设计问题时，我们有了状态方程希望得到驱动方程，简单的逻辑函数对照在部分情况下不适用（例如 T 触

发器)、难以得到最简的驱动方程(JK 触发器驱动方程卡诺图化简时候的易错点),所以我们想能不能将其转化为“简单的”时序逻辑电路分析问题类型。因此,我们需要得到一个具有和功能表相同地位的工具,我们将其称之为“驱动表”。

- 有了上述分析,结合触发器的功能表不难得到,JK 触发器驱动表为

Q	Q^*	J	K
0	0	0	×
0	1	1	×
1	0	×	1
1	1	×	0

T 触发器驱动表为

Q	Q^*	T
0	0	0
0	1	1
1	0	1
1	1	0

至于 D 触发器 $D = Q^*$, 而 SR 触发器和 JK 触发器是相似的(注意约束即可)。

5. 不同逻辑功能的触发器之间的转换。例: 请用 JK 触发器实现 D 触发器。

- 应用场景可以建模为: 我们已经有使用 T 触发器设计电路的完整流程, 但是碰巧手里只有 JK 触发器, 如果想利用已经完整的设计, 应该怎么做。
- 该问题可以用驱动表法求解。简单来说, 有了驱动表, 可以将目标触发器的特性表和待转换触发器的驱动表结合起来(以 Q 和 Q^* 的组合作为桥梁), 即可得到触发器之间的转换。
- JK 触发器转换 T 触发器: $J = K = T$ 。
- JK 触发器转换 D 触发器: $J = D, K = D'$ 。
- T 触发器转换 JK 触发器: $T = JQ' + KQ$ 。
- T 触发器转换 D 触发器: $T = D \oplus Q$ 。
- D 触发器转换 JK 触发器: $D = JQ' + K'Q$ 。
- D 触发器转换 T 触发器: $D = T \oplus Q$ 。

6. ROM 点阵图。例: 如图是某 PROM 电路编程后的点阵图, 请列出数据表。

- 数据表: 形式和真值表类似, 输入是地址, 输出是存储的数据。

- 地址是与阵列，存储矩阵是或阵列。
7. 利用存储器实现组合逻辑函数。
- 从 ROM 的数据表可见：若以地址线为输入变量，则数据线即为一组关于地址变量的逻辑函数。
 - 类似于第四章的基于中规模组合逻辑电路的设计，需要根据变量数考虑容量扩展问题。
8. 触发器动态特性参数。例：请简要介绍描述触发器动态特性的参数。
- 虽然并非这一章的重点，但从工程应用角度（而非理论分析角度）看了解触发器动态特性是有一定必要的。
 - 这一问题出现在 2022-2023 的期末考试题中，建议读者做适当的准备。（作者在 2022-2023 期末考试前没有认识到这一知识点考的可能性，因此在第一版中没有将其作为考点收录，在此向因为使用第一版备考而导致考试在这道题上丢分的同学表示歉意）。
 - 掌握建立时间、保持时间、传输延迟时间、最高时钟频率这四个动态特性参数的含义即可，作者认为不会出现动态特性参数具体分析题目（如教材上分析边沿触发 D 触发器的动态特性那样），如果读者对相关问题感兴趣可以看一下《数字电子技术基础（第五版）》（阎石老师编著）的习题 5.6。
9. 存储器。例：衡量存储器性能的两个最重要的指标是什么。
- 衡量存储器性能的两个最重要的指标是存储容量和存取速度。
 - 存储器按照存、取功能分类：随机存储器 RAM 和只读存储器 ROM。
10. 存储器容量。例：256K×16 位的 RAM 芯片，其地址线有多少条，数据线有多少条。
- 容量计算。作业题目中有涉及。注意单位问题：位还是字节。
 - 容量扩展。字扩展怎么实现，位扩展怎么实现。同时扩展，先位扩展再字扩展。

6.6 第六章 时序逻辑电路

1. 时序逻辑电路分类。例：请按照题目要求设计一个穆尔型电路。
- 米利 (Mealy) 型电路：输出信号不仅取决于存储电路的状态，还取决于输入变量。

- 穆尔 (Moore) 型电路：输出信号仅取决于存储电路的状态。
- 二者比较：实现相同逻辑功能的米利型电路比穆尔型电路少一个状态（部分情况下可以节省一个触发器）；穆尔型电路可靠性更高一些。

2. 时序逻辑电路分析。例：分析如图所示时序逻辑电路的功能。

- 流程：写出每个触发器的驱动方程；列出每个触发器的特性方程；根据驱动方程和特性方程得到状态方程；根据逻辑图写出输出方程；画出状态转换表、状态转换图，检查能否自启动。**注意**，一定要仔细观察题目的要求，如果题目要求列写状态转换表，则给出状态转换图而没有状态转换表是要扣分的。
- 功能分析：时序逻辑电路功能分析比较简单，有效循环有几个状态，答案就是几进制计数器。特别地，如果状态编码按照某特定规律变化，答案可以为加减法计数器、格雷码计数器等。
- 注意状态变量编号要和题目中保持一致。

3. 状态转换图。例：根据图示电路列出状态转换图。

- 画状态转换表/状态转换图的时候，所有状态都要出现。
- 注意在图中标注出逻辑变量，包括状态变量和输入输出，同时注意状态变量编号及其顺序。这是作者在历年期末改卷中经常遇到的易错点，例如题目中指定状态变量 $Q_2Q_1Q_0$ ，有同学使用 $Q_3Q_2Q_1$ ，有同学当成 $Q_0Q_1Q_2$ （编号顺序逆序但是实际变量值并没有同步逆序导致最后结果是错误的）。

4. 状态转换表。例：根据图示电路列出状态转换表。

- 穆尔型电路常见状态转换表可以写作以下两种形式。

Q_3	Q_2	Q_1	Q_3^*	Q_2^*	Q_1^*	Y
0	0	0	0	0	1	0
0	0	1	0	1	0	0
0	1	0	0	1	1	0
0	1	1	1	0	0	0
1	0	0	1	0	1	0
1	0	1	1	1	0	0
1	1	0	0	0	0	1
1	1	1	0	0	0	1

或者

CLK	Q_3	Q_2	Q_1	Y
0	0	0	0	0
1	0	0	1	0
2	0	1	0	0
3	0	1	1	0
4	1	0	0	0
5	1	0	1	0
6	1	1	0	1
7	0	0	0	0
0	1	1	1	1
1	0	0	0	0

- 米利型电路和穆尔型电路的状态转换表略有不同。

$Q_3Q_2Q_1$	$Q_3^*Q_2^*Q_1^*/Y$	
	$M=0$	$M=1$
000	001 / 0	111 / 0
001	010 / 0	110 / 0
010	011 / 0	101 / 0
011	100 / 0	100 / 0
100	101 / 0	011 / 0
101	110 / 0	010 / 0
110	111 / 1	001 / 0
111	000 / 0	000 / 1

5. 时序逻辑电路设计。例：设计串行数据检测电路。

- 流程：逻辑抽象；状态化简；状态分配；选定触发器类型，求出状态方程，驱动方程，输出方程；画出逻辑图；检查自启动。
- 逻辑抽象：确定输入、输出变量数和电路状态个数，定义输入输出变量和电路状态的含义，并给电路状态编号，进而画出状态转换图、列出状态转换表。
注意，题目是否指定设计米利型或者穆尔型电路。
- 状态化简：两个状态在相同的输入下有相同的输出，并转换到同一个次态，则称为等价状态，可以合并。
- 状态分配：确定触发器数目，给每个状态指定一个代码（常见的，二进制码、格雷码等）。**注意**，状态编码必须按照题目要求，不能习惯性地直接采用二进制编码。2020 年秋就出现过指定用格雷码进行状态编码，成为失分重灾区。

- 器件选型：上述讨论的都是针对逻辑功能，在绘制电路图的时候需要表达出所选器件的触发方式，由于逻辑功能与触发方式独立，所以一般情况下触发方式可以任意选择。但是，如果题目中指定了触发方式，例如给出波形图，则必须按照题目要求进行器件选型（这一点是很容易忽略的）。
- 求解驱动方程的时候，根据不同的触发器可以选择不同的方法。具体地，对于 JK 触发器常常采用驱动表法和逻辑函数对照法（注意不同的变量使用卡诺图化简时的不同）；对于 T 触发器常常采用驱动表法和逻辑函数异或 $T = Q^* \oplus Q$ ；对于 D 触发器根据状态方程易得驱动方程；SR 触发器在设计题目中少见，如果遇到了可以采用和 JK 触发器相同的处理策略。注意，在求解最简驱动方程的时候我们并不将其建模为多输出逻辑函数化简问题，因为现在大量使用 PLD 设计数字电路，在 PLD 中，驱动方程是用与或阵列实现的，受到 PLD 电路结构的限制，没办法利用公共项。
- 自启动设计。如果要求设计的电路自启动，有两种思路。一是，在确定状态转换图的时候，合理分配无效状态的次态，使得其最终都能进入有效循环；二是，设计的时候先不考虑，然后检查自启动，如果不能自启动再有针对性地修改状态转换图。详见《数字逻辑电路学习指导》中介绍的移位寄存器自启动设计。

6. 逻辑抽象。

- 问题设定：给定待设计芯片功能的自然语言描述，确定输入、输出变量数和电路状态个数，定义输入输出变量和电路状态的含义，并给电路状态编号，进而画出状态转换图、列出状态转换表。
- 难点分析：我们清楚时序逻辑电路本质就是一个状态机，设计的难点主要在于，如何定义电路中的状态。这一问题经验性较强，作者认为仅仅分享一句“寻找设计要求中蕴藏的变化”也许不足以帮助所有同学理解这一问题。为此，作者在课堂教学案例基础上补充了几个代表性的例题，希望能够帮助读者更好地理解如何进行状态确定。
- **【题目】**：设 AB 是铁路的某一运行区间，试用 CLK 低电平有效的主从 JK 触发器设计该区间交通灯控制器。火车总是从 A 入，从 B 出。在 A 、 B 处各装一个传感器，其输出（依次为 X_1 、 X_2 ）在有火车经过时为 1，反之为 0。当区间内无车或有一辆车时，信号灯 Z 为绿色，火车以正常速度行进；当区间内有两辆车（包括正在进入和驶离的情况）时，信号灯为黄色，两车以慢速行驶，此时不允许其他火车进入 AB 区间，直到前车驶离 B 点，信号灯变为绿色，才恢复正常。火车具有一定长度，火车与火车之间存在一定距离。**【状态】**：S0：区间内无车，无驶入驶出；S1：区间内无车，1 辆驶入；S2：区间内无车，1 辆驶出；S3：区间内无车，1 辆驶入 1 辆驶出；S4：区间内有 1 辆

车，无驶入驶出；S5：区间内有 1 辆车，1 辆驶入；S6：区间内有 1 辆车，1 辆驶出；S7：区间内有 2 辆车，无驶入驶出。**注意：**其中不包含区间内有 1 辆车，1 辆驶入 1 辆驶出，因为题目中限制了如果有车在区间内，有车在驶出的时候不允许其他车辆驶入。

- **【题目】：**试设计一个串行码制变换器，画出状态转换图。输入 X 为 8421BCD 码，串行输入，低位在前；输出 Y 为余三码，串行输出，也是低位在前。当最高位码元输入后，变换器回到初始状态，等待处理下一个码字。**【状态】：**考虑到转换关系为 $Y = X + 0011$ ，所以根据串行加法计算定义如下状态。S0：初始状态；S1：第一位有进位；S2：第一位无进位；S3：第二位有进位；S4：第二位无进位；S5：第三位有进位；S6：第三位无进位。
- **【题目】：**某时序电路有两个输入 X_1 和 X_2 ，只有在连续两个或以上时钟作用下，输入信号都一致才输出 $Z = 1$ ，请用上升沿触发的 D 触发器设计该电路。**【状态】：**通过分析可知该电路本质是 11 检测电路。S0：输入信号不一致；S1：接受了一组一致的输入信号。
- 有一类常见的题目是串行数据检测，即，分析串行输入数据中是否存在某种特定的模式。这类问题在课堂上有作为例子讲解，建议认真学习，可以帮助理解逻辑抽象。此外，如果考试中遇到这类题目，没有思路或者没时间做的话可以采用一种简单的处理方案（可以快速得到结果，但是不能得到满分），即，将串行输入利用移位寄存器获得并行输出，进而在并行输出中用简单的组合逻辑电路即可完成模式检测。这种方法依旧用到了转化的思想，即，检测特定模式对于并行数据来说很容易但对串行数据来说比较麻烦，所以尝试把串行数据转换为并行数据即可。

7. 计数器电路。例：分析图中计数器电路是多少进制。

- 每一片是多少进制直接分析有效循环中状态数即可。
- 片间是多少进制，和低位片的进制数一致。
- 整体是多少进制，和计数器系统组成方式有关。如果是串/并行进位，则整体进制数是每一片的进制数的乘积，如果是整体置零/置数，和分析一片的方法一样。
- 用中规模集成的计数器设计任意进制计数器问题一般避免不了使用置零/置数，一定要注意是同步还是异步。产生置零/置数的过程可以建模为组合逻辑电路设计，但在这里可以不作化简。如果要求给出进位输出请不要忽略，尽量用芯片提供的进位输出或者状态变量，但同样也不强制最简。
- 关于进位输出的理解。事实上，进位输出的作用是触发高位片动作。所以，当选定了触发高位片的方案（触发方式和触发时刻）后，所有能够实现相同效

果（触发方式和触发时刻）的信号都是符合设计要求的进位信号。例如，设定在某一时刻上升沿触发，则恰能够（其他时候没有上升沿带来误动作）在该时刻产生上升沿的信号就是合适的进位信号。

- 两片计数器芯片之间连接时存在串行进位和并行进位两种方式。串行进位用低位进位输出控制高位 CLK（中间需要一个反向器），可以看成进位脉冲在芯片之间一级一级地顺序传递过去，故命名为“串行进位”，优点是不改变原有的使能结构所以电路结构简单（虽然看起来是多了一个反向器，但事实上 74160 内部用于支持并行进位的与逻辑在串行进位下是不需要的，即，不需要把输入 ET 和当前到 9 进行与运算），缺点在于 CLK 延迟逐级累积。并行进位采用同步 CLK，利用低位片的进位输出控制高位片的使能端，因为时钟信号并行送达所有级、低位的进位输出也并行地控制高位的使能使得所有判断在一个时钟沿内完成，故命名为“并行进位”，优点是无累积延迟，缺点是芯片内部需要更复杂的电路（为了并行判断满溢，需要在内部增加一组与门或者更复杂的电路，可以参考超前进位加法器）。综上所述，二者各有优劣，建议读者一方面注意常用 74160 芯片的两种方式对应的芯片间连接方式，一方面理解“有一利就有一弊”（很自然地，如果说串行进位因为多一个反向器所以电路复杂而且同时还存在累积延迟，也就是和并行进位比全是缺点，那没必要采用串行进位了）。相信读者理解清楚两种不同的计数器芯片耦合方式后，在处理教材课后习题 6.19 题时能做出正确的判断。
- **注意**，任意进制计数器设计题目是否指定了方法。例如，题目可能要求“请用整体置零法将两片四位二进制计数器 74161 接成三十六进制计数器”，这时候如果忽略了题目要求“整体置零”而将两片都接成六进制计数器无法得到正确解。
- **注意**，一定要检查每一个输入是否都合理设置，输出是否作相应的标注。

8. 时序逻辑电路中的竞争冒险现象。例：防止移位寄存器中错移的方法有哪些。

- 防止移位寄存器中错移的方法：接入反相器作延迟环节；接入延迟电容。

6.7 第七章 脉冲波形的产生和整形电路

1. 三种电路识图。例：请指出图中构成了哪种电路。

- 施密特触发电路：利用两个反向器实现（反向器 + 电阻）；利用 555 实现（有输入，三极管所在回路无电容）。
- 单稳态电路。微分型单稳态电路（输入有阻容元件构成的微分电路）；集成单稳态电路 74121；利用 555 实现（有输入，三极管所在回路有电容）。

- 多谐振荡电路。非对称式多谐振荡电路（无输入）；利用 555 实现（无输入）。

2. 关键参数计算。例：计算课堂所学电路的关键参数（包含考虑保护二极管存在）。

- 施密特触发电路： V_{T+} ， V_{T-} 和回差电压 ΔV_T 。利用两个反向器实现：

$$V_{T+} = \left(1 + \frac{R_1}{R_2}\right) V_{TH} \quad V_{T-} = \left(1 - \frac{R_1}{R_2}\right) V_{TH} \quad \Delta V_T = V_{T+} - V_{T-} = 2 \frac{R_1}{R_2} V_{TH}$$

利用 555 实现，分析两个集成运放的正反向输入端电压（电阻分压计算）。

- 单稳态电路：脉冲宽度 t_w ，恢复时间 t_{re} 。微分型单稳态电路：

$$t_w = RC \ln \frac{v_C(\infty) - v_C(0)}{v_C(\infty) - V_{TH}} = RC \ln \frac{V_{DD} - 0}{V_{DD} - V_{TH}} = RC \ln 2 = 0.69RC$$

$$t_{re} = (3 \sim 5) (R // r_{D1} + R_{ON}) C \approx (3 \sim 5) R_{ON} C$$

集成单稳态电路 74121：

$$t_w \approx R_{ext} C_{ext} \ln 2 = 0.69 R_{ext} C_{ext}$$

利用 555 实现：

$$t_w = RC \ln \frac{V_{CC} - 0}{V_{CC} - \frac{2}{3}V_{CC}} = RC \ln 3$$

另外特别注意，分立元件构成的单稳态电路输入端具有微分结构，因此实际输入的脉冲会转化为其要求的“窄脉冲”。但是 555 实现的单稳态电路输入端并不包含微分结构，因此，输入一定要满足“窄脉冲”要求，即在输出恢复的时候输入脉冲必须已经释放，否则电路工作情况将发生改变，建议读者对照电路图自行分析。

- 多谐振荡电路：高低电平持续时间 T_1 ， T_2 和振荡周期 $T = T_1 + T_2$ 。非对称式多谐振荡电路：

$$T_1 = R_F C \ln \frac{V_{DD} - V_{T-}}{V_{DD} - V_{T+}} \quad T_2 = R_F C \ln \frac{V_{T+}}{V_{T-}}$$

利用 555 实现：

$$T_1 = (R_1 + R_2) C \ln \frac{V_{CC} - V_{T-}}{V_{CC} - V_{T+}} \quad T_2 = R_2 C \ln \frac{V_{T+}}{V_{T-}}$$

- 充放电过程分析。充放电等效电路绘制，时间常数计算。注意，如果发现题目提供了管子导通电阻的时候要小心，这时候如果导通电阻和外界电阻大小可比（从工程实际角度不会出现，从应试角度不排除这样出题），则做充放电

分析的时候不可忽略导通电阻，脉冲宽度计算公式中的 R 要包含导通电阻。

3. 石英晶体多谐振荡电路。例：石英晶体多谐振荡器的输出脉冲频率取决于。

- 石英晶体多谐振荡器的输出脉冲频率取决于石英晶体的固有谐振频率 f_0 。
- 如果看到电路里出现石英晶体，就是告诉我们这里的 CLK 周期。

4. 电路特点与应用。例：施密特触发电路的应用有哪些。

- 施密特触发电路的两个重要特点是什么。低 $\rightarrow$ 高的转换电平和高 $\rightarrow$ 低的转换电平不同；状态转换时由于内部正反馈使得边沿很陡。
- 施密特触发电路的应用有哪些。波形变换、脉冲整形、脉冲鉴幅。
- 单稳态电路的工作特点有哪些。有稳态和暂稳态两个不同的工作状态；外界触发脉冲作用下能从稳态 $\rightarrow$ 暂稳态维持一段自动返回稳态；暂稳态维持时间和电路本身参数有关，和触发脉冲的宽度和幅度无关。
- 单稳态电路的应用有哪些。定时、延时、噪声消除。

5. 可转化为课堂所学电路。例：教材课后习题 7.4。

- 注意戴维南定理的使用。课堂所学三种典型电路中的电源电阻分支可以看成是一个戴维南等效电路模型，一些简单的变体就是用一般的有源分支对其进行代替，而我们要做的就是把这个有源分支转化为戴维南等效电路，进而可以直接用课堂所学公式得到结果。
- 戴维南等效电路模型中包含一个电压源和一个电阻。电压源的求解方式是直接计算端口开路电压即为该模型中的电源电压。电阻的求解方式推荐两种：首先把电源置零（电压源就是短路，电流源就是开路），然后一种是直接用串并联等效计算等效电阻（适合电路结构简单），另一种是在输出端口外加电压 U 求解端口流过电流 I 进而得到 $R = U/I$ 。

6. 充放电电路分析。例：非课堂所学电路分析。

- 按照作者的理解，这一章属于课程难点但并非课程的重点。基于经验，这一部分在考试中往往只会考察课堂中学过的电路的分析，能做到识别电路、掌握重要参数的计算即可，因此在第二版中没有收录。然而 2023 年秋数电期末考试中考了一道题目并非课堂所学电路，需要同学们使用课堂学习的“波形分析法”进行分析。在此首先向以第二版为主要参考依据而没有复习该知识点导致没有完成相应题目作答的同学表示歉意。2024 年秋季学期再次考察一道非课堂所学电路，建议读者重视这一考点。
- 波形分析法是单稳态电路和多谐振荡电路的分析方法，具体步骤包括：

- (1) 分析电路的工作过程，定性地画出电路中各点电压的波形，找出决定电路状态发生转换的控制电压；
- (2) 画出控制电压充、放电的等效电路，并将得到的电路化简；
- (3) 确定每个控制电压充、放电的起始值、终了值和转换值；
- (4) 利用三要素公式

$$v(t) = v(\infty) + [v(0+) - v(\infty)]e^{-t/\tau}$$

计算充、放电时间，求出所需的计算结果。

6.8 第八章 数一模和模一数转换

1. DAC 和 ADC 分析。例：A/D 转换的四个步骤依次是。

- D/A 转换器：权电阻网络 D/A 转换器，倒 T 形电阻网络 D/A 转换器，权电流型 D/A 转换器。
- A/D 转换器：并联比较型 A/D 转换器，逐次逼近型 A/D 转换器，双积分型 A/D 转换器，V-F 变换型 A/D 转换器。
- 掌握上述电路工作原理即可。注意分析的时候常用：工作在线性区的集成运放满足虚短虚断性质，基尔霍夫定律，叠加原理。

2. 衡量 DAC、ADC 最重要的性能指标。例：衡量该电路性能的最重要两个指标是什么。

- 转换精度、转换速度。
- DAC 转换精度：理论精度和实际精度。其中理论精度为分辨率，用输入二进制数码的位数给出；实际精度为转换误差，用 LSB 的倍数或者输出电压满刻度 FSR 的百分数表示。
- DAC 转换速度：用建立时间定量描述。建立时间指的是从输入的数字量发生突变开始，到输出电压进入与稳态值相差 $\pm \frac{1}{2}LSB$ 范围以内的时间。
- ADC 转换精度：理论精度和实际精度。其中理论精度为分辨率，以输出二进制或十进制的位数表示；实际精度为转换误差，用输出误差最大值表示。
- ADC 转换速度：用转换时间或转换速率描述。其中转换时间指的是完成一次转换所需要的时间，转换速率指的是单位时间内能够完成的转换次数。

3. 误差分析。例：说明 DAC 输出出现某种误差的原因。

- 造成 D/A 转换器转换误差的原因主要有参考电压 V_{REF} 的波动、运算放大器的零点漂移、模拟开关的导通内阻和导通压降、电阻网络中电阻阻值的偏差以及三极管特性的不一致等。其中 V_{REF} 变化引起的误差和输入数字量大小成正比，也叫比例系数误差；运放零点漂移引起的误差和输入无关，输出特性曲线整体平移；其他几种都是非线性误差，和输入无关，且不是定值。
- 参考电压稳定度分析。根据题目中描述最大误差进行分析，注意一定是在模拟量端进行分析。例题详见作者的习题课课件。

4. 不同 DAC、ADC 比较。例：哪种 ADC 抗干扰能力最强。

- 权电阻：结构简单；阻值差异大，精度问题。
- 倒 T：阻值差异小；没有考虑模拟开关的电阻和导通压降。
- 权电流：解决上述问题。
- 并联比较：速度最快；但缺点是规模大。
- 逐次逼近：电路结构简单（相对并联比较型）；速度稍慢（完成转换需要 $n+2$ 个 CLK ）。
- 双积分：性能稳定，抗干扰能力强；速度最慢。

专题复习计划

7.1 第一关

1. 完成下列数制转换。

(1) $25.562_O = ()_H$;

(2) $127.168_H = ()_O$;

2. 完成下列数制转换，要求转换误差小于 1%。

(1) $25.562_D = ()_B$;

(2) $127.168_D = ()_O$;

(3) $132.125_D = ()_H$;

3. 请写出下列二进制数的原码、反码、补码。

(1) $(+1110)_B$;

(2) $(-10110)_B$;

(3) $(-1000)_B$ 。

4. 请写出下列有符号二进制补码表示的十进制数。

(1) 0010111

(2) 11101000

5. 【判断题】两个补码进行加法运算，如果最高位产生进位输出，说明产生溢出结果有误。

6. 请用二进制补码列式计算 $520-1314$ 。

7. 请完成下列代码转换。

(1) 将十进制数 254.25 转换为 8421 码；

(2) 将代码 10000100.10010001 分别作为自然二进制数和 8421 码时，写出相应的十进制数；

(3) 将二进制码 10010110011011000 转换为格雷码；

(4) 将格雷码 1101100011101110011101010010 转换为二进制码。

8. 试用三种方法证明逻辑等式 $A \cdot B + A' \cdot C + B \cdot C = A \cdot B + A' \cdot C$ 。

9. 请使用公式法化简逻辑函数 $Y = (AB'C'D + AC'DE + B'DE' + AC'D'E)'$ 。

10. 请将逻辑函数 $Y = CD'(A \oplus B) + A'BC' + A'C'D$ 化简为最简与或非式，其中约束条件为 $AB + CD = 0$ 。

11. 化简一组多输出逻辑函数

$$Y_1(A, B, C, D) = \sum m(0, 1, 4, 5, 6, 9, 11, 13, 14)$$

$$Y_2(A, B, C, D) = \sum m(3, 4, 5, 8, 9, 13, 15)$$

$$Y_3(A, B, C, D) = \sum m(0, 1, 2, 3, 4, 5, 6, 7, 10, 12, 15)$$

12. 如果一个逻辑函数 F 恒等于其对偶函数，则称其为自偶函数。

- (1) 试分析自偶函数的特征，并推算在所有三变量函数中，共有多少个不同的自偶函数。
- (2) 设一个 7 变量的函数 F ，当且仅当 4 个或 4 个以上的自变量为 1 时， $F=1$ ；否则 $F=0$ 。试判断其是否满足自偶函数的定义。

13. 请完成逻辑函数式形式转换。

(1) 写出 $Y = A(BC)' + ((AB')' + A'B' + BC)'$ 的最简“或非-或非”式；

(2) 已知 $F_1 = A'BC + (AC)' + ACD$, $F_2 = B'D + AC'D + ACD' + (BC)'D$ 。请写出 $F_1 + F_2$ 的“或与”表达式（不必化简）。

14. 请写出函数 $Y = AD' + (C + D)(AB)'$ 的反函数和对偶函数（不必化简）。


15. 下列说法正确的是（ ）

- A. 已知逻辑函数 $A + B = AB$ ，则 $A = B$
- B. 已知逻辑函数 $A + B = A + C$ ，则 $B = C$
- C. 已知逻辑函数 $AB = AC$ ，则 $B = C$
- D. 已知逻辑函数 $A + B = A$ ，则 $B = 1$

16. 若逻辑函数 $F' = \sum m(1, 3, 5, 6)$ ，则对偶式 F^* 的最小项之和标准型为_____。

17. 【判断题】用与门和或门可以实现任意逻辑函数。

18. 逻辑函数 W 、 X 、 Y 、 Z 的输入输出波形如图所示。




- (1) 写出 W 的最小项之和标准型；
- (2) 写出 X 的最简或与式；
- (3) 写出 Y 的最简与或非式；
- (4) 写出 Z 的最简或非式。


考点解析

1. 了解数制下标的含义。
2. 数制转换的有效位数问题，常见要求是指定有效位数或者如本题限制转换误差，如果没有要求的话保留三位有效数字。
3. 考察二进制原码、反码、补码，比较基础。
4. 二进制补码可以看成一种加权代码。
5. 考察二进制补码运算溢出问题。
6. 二进制补码列式计算，注意两点，一个是补码位数的问题（避免发生溢出，导致结果错误），一个是最后要验证结果。
7. 代码之间的转换，往年考题考过十进制数转换 BCD 码，实际上就是每一位都转换为对应的 BCD 码。习题课中给大家讲过二进制码和格雷码的转换关系，建议掌握。
8. 证明逻辑等式的方法包括：公式法（利用逻辑代数基本公式，一边凑另一边，或者两边双向奔赴）；真值表法（给两边函数列写真值表）；卡诺图法（给两边函数画出卡诺图）；标准型法（将两边都写成最小项之和的标准型）等。
9. 逻辑函数化简题目首先关注是否指明方法。公式法化简主要利用常见的逻辑代数公式和基本定理，注意化简后用卡诺图法在草稿纸上验证。
10. 有约束的逻辑函数化简用卡诺图法，注意化简要求，不一定为最简与或式。例如本题要求化简为最简的与或非式，可以圈 0 求反。
11. 多输出逻辑函数化简题目的求解方法见第一章“考点总结”。
12. 综合考察真值表、最小项之和标准型、反演定理、对偶定理、逻辑函数式递推式、正负逻辑等考点，至少可以用四种方法解决。
13. 逻辑函数不同形式的转换主要利用了两点，一个是 $Y = (Y')'$ ，一个是反演定理。
14. 考察反演定理和对偶定理，这类问题一定注意必须严格按照定理内容操作而不可以进行额外的等价转换。
15. 考察逻辑代数常用公式。
16. 综合考察反演定理、对偶定理、最小项之和的考点（可以借助最大项之积和最小项之和的关系解题）。
17. 考察逻辑完备性，即，能够表达与、或和非三种基本运算。
18. 综合考察逻辑函数形式转换和逻辑函数式不同形式的转换。


(4) $L =$




(5) $L =$




(6) $L =$




(7) $L =$




(8) $L =$



(9) $L =$




(10) $L =$




2. CMOS 反相器的负载电容 $C_L = 100\text{pF}$, 功耗电容 $C_{PD} = 15\text{pF}$, 电源电压 $V_{DD} = 3.3\text{V}$, 输入矩形波的频率为 1MHz , 试分别计算输入矩形波占空比为 30% 和 50% 时反相器的动态功耗。

3. 用 74HC03 中 2 个漏极开路与非门及 74HC00 中的 4 个与非门构成的电路如图所示。试确定上拉电阻 R_p 的取值范围。已知 $V_{DD} = 5\text{ V}$ ，OD 门输出低电平 $V_{OL(\max)} = 0.33\text{ V}$ 时的输出电流 $I_{OL(\max)} = 4\text{ mA}$ ，输出高电平 $V_{OH(\min)} = 4.4\text{ V}$ 时的漏电流 $I_{OZ} = 5\mu\text{A}$ 。负载门高电平和低电平输入电流最大值 $I_{IH(\max)} = I_{IL(\max)} = 1\mu\text{A}$ 。



4. 由 OD 异或门和 OD 与非门构成的电路及输入电压波形如图所示。




- (1) 试写出输出与输入的逻辑关系式，画出输出电压波形；
- (2) 已知输出低电平 $V_{OL(\max)} = 0.33\text{ V}$ 时的最大输出电流 $I_{OL(\max)} = 4\text{ mA}$ ，输出高电平 $V_{OH(\min)} = 4.4\text{ V}$ 时的漏电流 $I_{OZ} = 5\mu\text{A}$ ，计算 $R_{p(\min)}$ 和 $R_{p(\max)}$ 。

5. 某电路按正逻辑约定，其表达式为 $F^+ = (W' + X)(Y' + Z)$ ，若按负逻辑约定，则为（ ）。

- A. $F^- = (W + X')(Y + Z')$
- B. $F^- = W'X + Y'Z$
- C. $F^- = (W + X')(Y' + Z')$
- D. $F^- = WX' + YZ'$


6. 已知与非门的电压传输特性，输入特性和输出特性曲线如图所示（注意图 (c) 和图 (d) 中横轴分别表示 I_{OH} 和 I_{OL} ），回答以下问题。



- (1) 分别求电路高电平噪声容限 V_{NH} 和低电平噪声容限 V_{NL} 。
- (2) 求该与非门扇出系数 N 。


7. 用一片四位数值比较器 7485 和必要的门电路实现两个五位二进制数的比较。

8. 一种将 5 位二进制数 $B_4B_3B_2B_1B_0$ 转换为对应 8421 BCD 码 $D_7D_6D_5D_4D_3D_2D_1D_0$ 的码制转换电路如图所示，试分析其工作原理，指出其中各个加法器的作用和 $F1$ 、 $F2$ 的含义。



9. 用四位全加器 74238 和必要的门电路实现一个一位 8421BCD 码乘以 5 的电路，要求输出也为 8421BCD 码。

10. 用一片四位超前进位加法器 74LS283 和不超过 4 个逻辑门实现两个 4 位无符号数 A 和 B 的加法和减法运算。（功能表太长了这里省略了，简单描述就是， $A_3A_2A_1A_0$ 和 $B_3B_2B_1B_0$ 是两个输入二进制数， CI 是进位输入， $S_3S_2S_1S_0$ 为加法运算的本位和， CO 为进位输出）




11. 算术运算电路设计。

- 某逻辑电路的输入与输出均为四位二进制无符号数，输入 X 为 $X_3X_2X_1X_0$ ，输出 Y 为 $Y_3Y_2Y_1Y_0$ ，它们之间满足如下关系：当 $X \leq 3$ 时， $Y = X + 8$ ，当 $3 < X < 8$ 时， $Y = X$ ，当 $X \geq 8$ 时， $Y = X - 3$ ，试用四位并行加法器辅以适当的门电路实现之。
- $X = X_2X_1X_0$ 和 $Y = Y_2Y_1Y_0$ 分别是某数据处理电路的输入和输出，且均为二进制数。若 $0 \leq X \leq 2$ 时， $Y = 2X$ ； $3 \leq X \leq 5$ 时， $Y = X - 1$ ； $X \geq 6$ 时， $Y = X$ 。试用一片 3 线-8 线译码器和适当门电路实现之。
- 用尽可能少的门电路和若干个半加器构建一个电路同时实现 F_1 和 F_2 两个逻辑函数。


$$F_1 = A \oplus B \oplus C \oplus D$$

$$F_2 = (A \oplus B \oplus C)D + (A \oplus B)C + AB$$


12. 组合逻辑电路如图所示。请写出逻辑函数式，分析其实现的功能。



13. 组合逻辑电路如图所示。请写出逻辑函数式，分析其实现的功能。




14. 组合逻辑电路如图所示。请写出逻辑函数式，分析其实现的功能。



15. 某顶级羽毛球赛事裁判人手短缺，其裁判阵容包括主裁判、发球裁判、底线裁判和边线裁判各一只，为了保证判决公平性，特别安排评委会对裁判的判决进行表决，由一只主席和三只助理组成。当满足以下条件时为同意，三人（或以上）同意或者两人同意同时其中一人为主席。正在排队抢羽毛球场地的你被告知为评委会设计表决电路可以快速获得上场机会，但是为你提供的门电路只有或非门，请利用你学习的数电知识为自己争取打球的机会吧！

16. 试利用 3 线-8 线译码器 74HC138 设计具有拒绝伪码功能的 8421 码和格雷码转换电路。其中输入控制信号 $P = 0$ 时将 8421 码转换为格雷码，输入控制信号 $P = 1$ 时将格雷码转换为 8421 码。功能表和框图如下。


S_1	$S'_2 + S'_3$	A_2	A_1	A_0	Y'_0	Y'_1	Y'_2	Y'_3	Y'_4	Y'_5	Y'_6	Y'_7
0	×	×	×	×	1	1	1	1	1	1	1	1
×	1	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0



17. 设计代码转换电路，输入为 3 位格雷码，输出 3 位二进制码，要求用一个 8 线-3 线优先编码器 74148 和一个 3 线-8 线译码器 74138，不能外加其他器件。

18. 某火车站有特快、直快和慢车三种类型的客运列车进出，试用双四选一数据选择器设计一个指示列车等待进站的逻辑电路，3 个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其他两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。四选一数据选择器的框图和功能表如下

S'	A_1	A_0	Y
1	×	×	0
0	0	0	D_0
0	0	1	D_1
0	1	0	D_2
0	1	1	D_3



考点解析


1. CMOS 电路识图这类题目我们在习题课上主要讲了两种方法，一个是模块化方法，一个是真值表法。详见第一章“考点总结”。
2. CMOS 电路计算主要考两类问题，功耗和 OD 门上拉电阻。直接记住公式即可。
3. 本题考察 OD 门上拉电阻计算，建议理解公式的推导过程和背后的原理，有助于记忆公式。
4. 除了考察 OD 门上拉电阻公式计算，还考察了逻辑函数的表示形式之一——波形图。
5. 考察正负逻辑的关系。
6. 考察噪声容限和扇出系数的概念理解和相关计算。这道题和其他部分题目类似选自作者采购的考研题集，存在印刷错误，需要注意。
7. 考察对于数值比较器扩展输入端功能的理解。
8. 出题风向暗示对加法器的偏好，本题展示了一种新颖的组合逻辑电路分析考察形式，同时考察加法器、8421 码、补码等考点，另外不可忽视矩形轮廓符号。
9. 有了上一道题的基础，在设计时思考“有条件修正”。
10. 考察基于加法器的组合逻辑电路设计，以及二进制的加减法运算。
11. 算术运算电路设计题目对比。第一题同时考察基于加法器的设计和基于门电路的设计（可变加数作为目标逻辑函数），此外突出对于无符号数、有符号数、补码等概念的理解。第二题要求用译码器设计，此时不再考虑如何转换为加法（所以不需要考虑补码）而是和其他一般性问题一样直接列写真值表得到最小项之和的形式。这样设计这道题就是为了提醒读者注意不要看到算术运算就想加法、补码、移位等，考虑这些是建立在提供的器件是加法器基础上的。第三题则是一种新颖的表达方式，并不显式地要求实现加法运算，而是给出对应的逻辑函数式，读者可以将目标逻辑函数和加法器的输出（本为和、进位输出）进行比较可以得到答案。
12. 组合逻辑电路功能分析题目，我们在习题课上分享了一种思路，将其建模为四分类任务，详见第一章“考点总结”。
13. 组合逻辑电路功能分析题目。
14. 组合逻辑电路功能分析题目。
15. 喜欢打羽毛球的作者自己编写的题目，考察逻辑函数设计，其中需要注意的问题包括：逻辑抽象（如果忽略了逻辑抽象在考试时会丢分），设计要求使用或非门。

16. 使用译码器设计逻辑函数，需要注意：题目要求拒绝伪码，因此需要在伪码时做特别的设计，一种简单的思路是在伪码输入时输出全 1，或者设计一个变量用于指示伪码；常见代码需要掌握； n 位译码输入的译码器可以用于产生不超过 n 个变量的所有逻辑函数，本题要求设计 5 个变量的逻辑函数，因此需要多片译码器进行功能扩展。特别地，作者在习题课为同学们介绍了 8421 码和格雷码的转换规则，感兴趣的同学可以思考，基于转换规则，该电路的设计是否可以简化。
17. 考察二进制码和格雷码编码规则与对应关系、译码器和编码器的工作原理。
18. 首先注意逻辑抽象； n 位地址输入的数据选择器可以用来生成 1 个不超过 $(n + 1)$ 变量的任意逻辑函数，本题要求设计 3 个输出，因此需要 3 个数据选择器，同时注意输入变量为 3，因此需要 2 位地址输入的数据选择器，所以需要 2 片双四选一数据选择器完成本题设计。


7.3 第三关

1. 触发器电路分析。（注意，本题中所有 $\bar{A}$ 都表示 A' 。）


- (1) 触发器电路如图所示，已知 $\overline{CP}$ 和 A 的波形，画出触发器 Q 端的波形，设触发器的初始状态为 0。




- (2) 触发器电路如图所示，已知 $\overline{CP}$ 的波形，画出 ϕ_1 和 ϕ_2 端的波形，设触发器的初始状态为 0。




- (3) 试画出如图所示边沿触发器构成的电路 Q 端的工作波形，假设触发器的初始状态为 0。



(4) 触发器电路如图所示，已知时钟信号的波形，画出两个触发器 Q 端的波形，设触发器的初始状态为 0。




2. 有一 SR 触发器如图，请回答下列问题。



A	B	Y
0	0	0
0	1	Q
1	0	Q'
1	1	1

- (1) R , S , CP 的约束关系，说明为什么；
- (2) 要实现表中的功能的电平触发器，应该如何接线；
- (3) 要实现表中的功能的下降沿触发器，应该如何接线。



3. 用示波器测得某电路板上—触发器 CP 及 Q 波形如图所示，显然 Q 端波形不是仅受 CP 影响，请分析 $\overline{R_D}$ 及 $\overline{S_D}$ 两端可能存在何种信号。



4. 你的 crush 在学习数电时候遇到了一个难题，这时候秉承着实践出真知的信仰，她决定去数电实验室一探究竟，你只好陪着她从图书馆转战电子技术国家级示范教学实验室。就在她准备撸起袖子加油干的时候发现实验室没有她需要的下降沿触发的 JK 触发器，你陪她对着实验室进行了一通带层限广度优先搜索随后对核心区域进行深度优先搜索，但是也只找到了一堆没有被上一波同学用爱燃烧的上升沿触发的 T 触发器。看着她失望的表情，你在查询了临时订购一批芯片并加急送到实验室的成本后决定不辞辛苦地搭建触发器转换电路，最后让她意满离。请你在兴奋之余，把你实现的触发器转换过程详细记录在答题纸上。

5. 试用 16 片 2114(1024 × 4 位的 RAM) 和 3 线-8 线译码器 74HC138 接成一个 8 K × 8 位的 RAM。74HC138 的功能表和框图和 2114 的框图如下

S_1	$S'_2 + S'_3$	A_2	A_1	A_0	Y'_0	Y'_1	Y'_2	Y'_3	Y'_4	Y'_5	Y'_6	Y'_7
0	×	×	×	×	1	1	1	1	1	1	1	1
×	1	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0




6. 用 ROM 设计一个组合逻辑电路, 用来产生下列一组逻辑函数。

$$\begin{cases} Y_1 = A'B'C'D' + A'BC'D + AB'CD' + ABCD \\ Y_2 = A'B'CD' + A'BCD + AB'C'D' + ABC'D \\ Y_3 = A'BD + B'CD' \\ Y_4 = BD + B'D' \end{cases}$$


列出 ROM 应有的数据表，画出存储矩阵的点阵图。

7. 试分析如图所示计数器电路在控制变量 A 为 0 和 1 时分别为几进制计数器，画出状态转换图。74161 的功能表如下



CLK	R_D	LD'	EP	ET	工作状态
$\times$	0	$\times$	$\times$	$\times$	置零
$\uparrow$	1	0	$\times$	$\times$	预置数
$\times$	1	1	0	1	保持
$\times$	1	1	$\times$	0	保持（但 $C=0$ ）
$\uparrow$	1	1	1	1	计数


8. 【不定项选择】同步计数器和异步计数器比较，同步计数器的显著优点是（ ）。
- A. 工作速度高
B. 触发器利用率高
C. 电路简单
D. 不受时钟 CP 控制
9. 欲产生序列信号 11010111，则最少需要_____级触发器。
10. 移位寄存器由 8 级触发器构成，用它构成的扭环形计数器有_____种有效状态，用它构成的环形计数器有_____种有效状态，用它构成的线性反馈移位寄存器有_____种有效状态。
11. 集成计数器 74163 为同步清零、同步计数的四位二进制计数器，用 74163 和 4 位加法器 74283 构成如图电路图，分析电路，并画出 74163 状态转换图，并指出电路实现的逻辑功能。



12. 用一个 1 位二进制全加器、若干 D 触发器以及其它门电路设计以下电路：

- (1) 设计一个串行 4 位二进制加法器，它有 3 个输入端： X_1 、 X_2 和 X_3 ，其中 X_1 、 X_2 为加数和被加数，数据从低位开始输入。 X_3 为字同步信号，当输入到第 4 个数码时，字同步信号 $X_3 = 1$ ，表示一个字（4 位）相加结束，电路回到初始状态；
- (2) 若存在并行输入的 4 位数 $A_3A_2A_1A_0$ （ A_3 为高位），请将它们转为上述串行加法器的输入数据 X_1 ，同时产生字同步信号 X_3 ；
- (3) 上述串行加法器的和输出为串行输出，请将它转化为并行输出 $S_3S_2S_1S_0$ （其中 S_3 为高位）。

13. 试分析如图所示时序逻辑电路，写出电路的驱动方程、状态方程和输出方程，说明该电路是米利型电路还是穆尔型电路，列出状态转换表，画出状态转换图，判断电路能否自启动，说明该电路实现的功能。



14. 设计一个灯光控制逻辑电路。要求红、绿、黄三种颜色的灯在时钟信号作用下按下表规定的顺序转换状态。表中的 1 表示“亮”，0 表示“灭”。要求电路能自启动，并尽可能采用中规模集成电路芯片。

CLK	红	黄	绿
0	0	0	0
1	1	0	0
2	0	1	0
3	0	0	1
4	1	1	1
5	0	0	1
6	0	1	0
7	1	0	0
8	0	0	0

15. 设 AB 是铁路的某一运行区间, 试用 CLK 低电平有效的主从 JK 触发器设计该区间交通灯控制器。火车总是从 A 入, 从 B 出。在 A 、 B 处各装一个传感器, 其输出 (依次为 X_1 、 X_2) 在有火车经过时为 1, 反之为 0。当区间内无车或有一辆车时, 信号灯 Z 为绿色, 火车以正常速度行进; 当区间内有两辆车 (包括正在进入和驶离的情况) 时, 信号灯为黄色, 两车以慢速行驶, 此时不允许其他火车进入 AB 区间, 直到前车驶离 B 点, 信号灯变为绿色, 才恢复正常。火车具有一定长度, 火车与火车之间存在一定的距离。

- (1) 列出状态转换表;
- (2) 写出驱动方程、状态方程和输出方程;
- (3) 画出完整的电路图。

16. 试用上升沿触发的 T 触发器设计一个可以自启动的可控进制计数器，其中控制变量 $A=0$ 时实现九进制计数器（状态编码取格雷码从 0000 开始的连续 9 个代码），控制变量 $A=1$ 时实现六进制计数器（状态编码取格雷码从 0000 开始的连续 6 个代码），要求用 $Q_3Q_2Q_1Q_0$ 编码。

- (1) 列出状态转换表；
- (2) 写出驱动方程、状态方程和输出方程；
- (3) 画出完整的电路图。

考点分析


1. 触发器电路分析是第五章必考题目，也是第五章主要的考点。这类题目在我们的教材课后习题都比较简单，和考试题目有一定差距，建议读者把往年试题的这类题型都做了自己感受一下。总的来说，这类题目的主要易错点在于异步 CLK 、异步置 0/置 1、JK 触发器的“一次翻转”问题、SR 触发器的“不定”问题。这里选取的题目主要考察异步 CLK 和异步置 0。
2. 考察对 SR 触发器功能表、组合逻辑电路设计、电平触发、边沿触发的理解。
3. 考察触发器电路分析能力的一种新颖方式，建议读者仔细体会。
4. 考察触发器转换。另外借此分享一点教学经验，如果朴素地和学生讲触发器转换而缺少具象化的应用背景描述带来的真实触感，容易让学生陷入无聊困境，相比之下给出真实应用场景会在一定程度上激发学生对相关考点的热情。
5. 存储器的容量扩展问题，本题综合考察了字扩展和位扩展的方式以及先后顺序。
6. 存储器的另外一个考点，用存储器设计逻辑函数，注意数据表如何列写，以及存储器点阵图地址与门阵列、数据或门阵列。
7. 计数器电路分析，注意审题（74160 和 74161 的功能表一样但是功能不同），注意置 0 和置数是同步还是异步（要会看功能表）。
8. 考察对同步时序逻辑电路和异步时序逻辑电路的比较。异步时序逻辑电路的设计不在考察范围内，但是基本概念和分析还是需要掌握的。
9. 考察使用触发器电路设计序列信号发生器。
10. 考察移位寄存器典型应用电路的常识。
11. 余三码计数器。
12. 加法器和移位寄存器梦幻联动。近年来期末考试出题对加法器及其 CP 尤为偏爱，这首写满我们的歌该怎么唱完。这道题是一道综合性较强的考研题，难度中等偏上，建议读者认真体会。
13. 时序逻辑电路分析，主要是要细致，注意题目要求，到底是列写状态转换表还是画状态转换图、题中状态变量是如何编码的。时序逻辑电路的功能分析相对组合逻辑电路要简单很多，就是查状态转换图有效循环中有多少个状态。
14. 本题是作业题，在检查作业时候发现同学们对于题目的要求可能并没有理解。首先读题确定是时序逻辑电路设计，观察状态转换表有 8 个状态，因此需要设计 8 进制计数器。如果题目没有要求尽可能采用中规模芯片，其实直接用 3 个触发器即可完

成。但是本题要求尽量用中规模芯片，因此这里需要用任意进制计数器设计的知识，利用 $N(\geq 8)$ 进制计数器得到我们要的 8 进制计数器。然后观察目标输出和一般计数器的输出存在差距（通过前一步获得的计数器状态编码应该至少是分段连续的），因此需要进行一步转换（实际上就是逻辑函数设计）。能用来设计逻辑函数的中规模芯片常见的是译码器和数据选择器，看到多输出第一反应应该是译码器（数据选择器只能设计单输出的），但是译码器的输出需要逻辑门配合，因此选用译码器。由于题目没有要求，看到待设计的是 3 变量的，因此就可以用 2 位地址输入的数据选择器 3 个，如果用常见的双四选一数据选择器，需要 2 个。至此，我们明确了应该如何设计，这时候不要忽略题目要求自启动，因此设计完成后要检查是否能自启动，如果不能，需要对前面的设计进行修改。

15. 重点考察逻辑抽象，难度较大。此外考察对触发器电路结构和触发方式关系的理解。
16. 对往年期末的改编，难度较小，主要考察了格雷码编码记忆、最简 T 驱动方程求解。


7.4 第四关

1. 判断：所有的多谐振荡器都需要反馈电路。
2. 由集成单稳态触发器 74121 所组成的电路和触发输入信号如图所示。




- (1) 计算在 v_I 作用下 v_{O1} 、 v_{O2} 输出脉冲的宽度；
- (2) 画出对应 v_I 的输出 v_{O1} 、 v_{O2} 的波形。

3. 利用两片集成单稳态触发器 74121 构成的多谐振荡电路如图所示，试说明其工作原理，并计算电路的关键参数。




4. 试分析如图所示电路，其中 $R_1 = 2k\Omega$ ， $R_2 = 1k\Omega$ ， $C = 1\mu F$ ，试问：

- (1) 555 定时器构成的是何种电路？主要作用是什么？
- (2) 此电路输出端 V_O 的最大周期是多少？
- (3) 当可变电阻 R_1 阻值调为 0 时，画出图示 V_C 、 V_O 和 F 的工作波形（要求标示出相关主要参数），并说明此时输出波形有何特点。




5. 如图所示电路是用两个 555 定时器接成的延迟报警器。当开关 S 断开后，经过一定的延迟时间后扬声器开始发出声音。如果在延迟时间内 S 重新闭合，扬声器不会发出声音。在图中给定的参数下，试求延迟时间的具体数值和扬声器发出声音的频率。图中的 G_1 是 CMOS 反相器，输出的高、低电平分别为 $V_{OH} \approx 12V, V_{OL} \approx 0V$ 。




6. 由 555 定时器组成的简易延时门铃电路如图所示，要求：

- (1) 简述其工作原理。
- (2) 改变铃响的音调要调节电路中的哪些参数？怎么样调解？
- (3) 改变铃响的时间长短要调节电路中的哪些参数？怎样调节？




7. 分析如图所示报警显示电路。回答下列问题：

- (1) 合上电源开关 S 后定时器 NE555 构成什么电路？发光二极管 D 能否闪烁发光？
- (2) 晶体管 T 的工作状态对闪烁显示有何影响？
- (3) 画出 u_c u_o 波形，并标出主要波形参数。电路中所有二极管和三极管开启电压为 0.7 V。




8. 由 555 定时器组成的电路如图所示，要求：


- (1) 说明 555 接成哪种电路，求出该电路的关键参数。
- (2) 给定输入 u_{i1} 和 u_{i2} ，分别画出对应不同输入下输出电压 u_o 的波形。




9. 一防盗报警电路如图所示， a 、 b 两端被一细铜丝接通，此铜丝置于小偷必经之处。当小偷闯入室内将铜丝碰断后，扬声器即发出报警声。试分析 555 定时器接成何种电路，计算其关键参数，并说明报警电路工作原理。（注意，后续题目中的 555 芯片电路图和图 (b) 一致）




10. 分析如图所示电路。简述电路组成及工作原理。若要求扬声器在开关 S 按下后以 1.2kHz 的频率持续响 10 秒钟，试确定图中 R_1 、 R_2 的阻值。



11. 分析如图所示电路。简述电路组成及工作原理，求解输出频率和脉冲宽度的变化范围，并解释二极管 D 的作用。




12. 如图所示电路是用 AD7520 组成的双极性输出 D/A 转换器。AD7520 倒 T 形电阻网络中的电阻 $R = 10\text{k}\Omega$ 。为了得到 $\pm 5\text{V}$ 的最大输出模拟电压，在选定 $R_B = 20\text{k}\Omega$ 的条件下, V_{REF} 、 V_B 应各取何值？



13. 判断下列说法是否正确。

- (1) 一个数模转换电路能够正常的工作，它的实际输出值与理论输出值之间的差值必须小于分辨率的一半。
- (2) 并行比较型模数转换器的转换速度是指从模拟电压加到电压比较器到编码器获得稳定的二进制码输出所需要得时间。
- (3) 逐次逼近型模数转换器进行一位转换需要的时间与待转换的模拟电压值有关。

14. 如图所示的 D/A 转换器中，已知输入为 8 位二进制数码，接在 AD7520 的高 8 位输入端上， $V_{REF} = 10\text{ V}$ 。为保证 V_{REF} 偏离标准值所引起的误差 $\leq \frac{1}{2}\text{LSB}$ （现在的 LSB 应为 d_2 ），允许 V_{REF} 的最大变化 ΔV_{REF} 是多少？ V_{REF} 的相对稳定度 $\left(\frac{\Delta V_{REF}}{V_{REF}}\right)$ 应为多少？若输出端随着输入二进制数的变化呈现无规律变化，请分析其原因。




15. 某双积分 A/D 转换器中，计数器为十进制计数器，其最大计数容量为 $(3000)_{10}$ 。已知计数时钟频率 $f_{CP} = 30\text{ KHz}$ ，积分器中 $R = 100\text{ k}\Omega$ ， $C = 1\mu\text{F}$ ，输入电压 v_I 的变化范围为 $0 \sim 5\text{ V}$ ，试求：

- (1) 第一次积分时间 T_1 ；
- (2) 求积分器的最大输出电压 $|V_{omax}|$ ；
- (3) 当 $V_{REF} = 10\text{ V}$ ，第二次积分计数器计数值 $\lambda = (2500)_{10}$ 时输入电压的平均值。


16. 如图所示电路是由 D/A 转换器 AD7520、同步十六进制计数器 74HC161 和多谐振荡电路组成的波形发生电路。外接 $2R$ 电阻的阻值与倒 T 形电阻网络中的 $2R$ 电阻阻值相同。石英晶体的谐振频率为 1 MHz。试画出输出电压 v_O 的波形，标明波形上各点电压的幅度，并计算输出波形的周期。74161 的功能表如下

CLK	R'_D	LD'	EP	ET	工作状态
$\times$	0	$\times$	$\times$	$\times$	置零
$\uparrow$	1	0	$\times$	$\times$	预置数
$\times$	1	1	0	1	保持
$\times$	1	1	$\times$	0	保持 (但 $C = 0$)
$\uparrow$	1	1	1	1	计数




17. 如图所示为一跳频信号发生器，其中 CB555 为 555 定时器，74LS194 为四位双向移位寄存器，74LS160 为十进制加法计数器。


- (1) CB555 构成什么功能电路？
- (2) 当 2 K 的滑动电阻处于中心位置时，求 CP2 频率？
- (3) 当 74LS194 的状态为 0001，画出 74LS160 的状态转换图，说明它是几进制计数器，并求输出 Y 的频率。
- (4) 已知 74LS194 工作在循环右移状态，当它的状态为 0001，画出 74LS194 的状态转换图；
- (5) 试说明电路输出 Y 有哪几种输出频率成份？每一频率成份持续多长时间？



18. 如图所示并行比较型 A/D 转换器中 $V_{REF} = 7\text{ V}$ ，试问电路的最小量化单位 Δ 等于多少？当 $v_1 = 2.4\text{ V}$ 时，输出数字量 $D_2D_1D_0$ 是多少？



19. 在如图所示的逐次比较 ADC 中设 $V_{REF} = 10\text{ V}$ ， $v_I = 8.26\text{ V}$ 。试分析电路的工作原理，并画出在时钟脉冲作用下， v_o' 的波形并写出转换结果。



考点分析

1. 考察对多谐振荡电路工作原理的理解，其本质上是一种正反馈（部分教材称之为“延时负反馈”但并不意味着是“负反馈”）下自激振荡。
2. 集成单稳态电路分析，注意考试时候不会给 74121 的功能表，需要自己掌握。注意 74121 是不可重复触发的。同时注意记忆公式。
3. 考察 74121 电路分析，本题侧重考察原理分析。
4. 555 构成的多谐振荡电路，对教材所学电路做改动，建议掌握波形分析法。
5. 555 构成的多谐振荡电路，考察对电路关键参数以及相应的关键元件的掌握，另外这道题往年常常被问到 $100\mu F$ 电容的作用。这里补充说明一种经验性的应试技巧，如果不确定到底哪个电容是参与重要参数（周期）计算的，可以观察一下图中几个不同电容的量级，一般来讲这几种不同作用的电容的大小存在明显差异，看哪一个算出来的周期比较“正常”，就可以大致确定是哪个。
6. 555 构成的单稳态电路，考察对电路关键参数以及相应的关键元件的掌握，同时考察了对电路基本理论中 RLC 阻尼振荡电路的理解。
7. 555 构成的多谐振荡电路，结合“延时报警”电路，考察对 BJT 工作原理的掌握。
8. 555 构成的单稳态电路，考察单稳态要求输入是窄脉冲。
9. 555 构成的多谐振荡电路分析。考试时候一般会给出 555 的内部电路图。这类题目主要需要读者掌握如何识别 555 构成的电路是三类电路的哪一种、三类电路的基本原理、关键参数的公式（可以应对课堂所学电路）。
10. 555 构成的单稳态电路和多谐振荡电路分析。
11. 555 构成的单稳态电路和多谐振荡电路分析。（因为没找到 555 构成的施密特电路合适的题目呜呜呜）
12. AD7520 组成的 DAC，双极性输出问题（可以列方程组求解）。
13. 考察 ADC 和 DAC 相关基本概念。
14. DAC 的三类误差，以及线性误差相关计算。这类问题常考，记住教材上的结论即可。
15. 双积分 ADC 的工作原理。
16. AD7520、计数器、多谐振荡电路综合题（还可能包含存储器电路），考察读者对于不同章节学习的电路基本工作原理的理解。

17. 移位寄存器、计数器、555 定时器综合题。这类不同章节联动的综合题符合今年出题老师的喜好。
18. 并联比较 ADC 的工作原理。
19. 逐次比较 ADC 的工作原理，在此提出一个思考题，如果在 DAC 的输出加上偏置，这个偏置的作用是什么呢？如果想减小转换误差，那么这个偏置应该如何设置呢？

向来如梦佳期 若许曾经 虽死何惜

经典问题汇编（含解析）

《数字逻辑电路复习宝典》的第一版和第二版是不含题目解析的，作者也和同学们解释过原因，这些题目有些是作者根据对考点的理解自己设计的，主要是希望通过这些题目让同学们不要忽略一些考点并且了解一下一些考点的可能考察方式。由于一直有一些同学反馈希望能有部分题目答案作为参考，特别设置了这一章节，本书中部分题目的答案可以在本章找到。但作者仍然建议，使用本书中的练习题时主要看看有无思路，不必深入探究答案。

1. 十进制数 79 对应的二进制数是1001111，十六进制数是4F。

2. 十进制数 254.25 对应的 8421BCD 码为 0010 0101 0100.0010 0101。

十进制数转换为 BCD 码的方法：十进制数的每一位都转换为对应的 BCD 码。

3. 二进制数 101101 对应的格雷码为 111011。

二进制码转换为格雷码方法：格雷码的最高位（最左边）与二进制码的最高位相同；从左到右，逐一将二进制码相邻的两位异或，作为格雷码的下一位。

4. 格雷码 110111 对应的二进制码为 100101。

格雷码转换二进制码方法：二进制码的最高位（最左边）与格雷码的最高位相同；从左到右，逐一将产生的二进制码和下一位相邻的格雷码异或，作为二进制码的下一位。

5. 已知 $Y = AB + (C + D)'$ ，则 $Y^D = \underline{(A + B)(CD)'}$ 。

6. 已知逻辑函数的最小项之和表达式为 $L(A, B, C, D) = \sum m(1, 2, 5, 6)$ ，则最大项之积表达式为 $L(A, B, C, D) = \underline{\Pi M(0, 3, 4, 7, 8, 9, 10, 11, 12, 13, 14, 15)}$ 。

7. 无关项包括任意项和约束项，其中任意项是否加入逻辑函数式中对逻辑函数式的取值可能有影响。

8. 正逻辑下的与门对应负逻辑下的或门。

9. CMOS 门电路的扇出系数表示电路输出端能够驱动同类型负载电路输入端的数目。

第三章需要掌握的内容并不多，要注意的是一些门电路的重要参数的意义是需要掌握的重要概念，可能会以填空题、大题里的一小问等形式出现。

10. 传输门能够输出3种状态，分别是高电平、低电平、高阻态。
11. 二-十进制译码器 74HC42 具有拒绝伪码的功能，指的是对于输入为 BCD 码以外的伪码，输出均为无效电平，译码器不产生有效译码结果。
挑选这个问题主要是想强调需要注意这个概念，虽然不一定会显式地问，但可能在解决问题时会用到。
12. 组合逻辑电路中的竞争-冒险现象指的是门电路两个输入信号向相反逻辑电平跳变时，输出端可能产生尖峰脉冲的现象。消除方法包括：接入滤波电容、引入选通脉冲、修改逻辑设计。
13. 主从 JK 触发器有竞争-冒险现象，为了提高抗竞争能力，应尽可能使 $CLK = 1$ 的持续时间尽量短。
14. 某个存储器有 32 位地址线，16 位数据线，则最大存储容量为 2^{32} 字节。
考察存储器电路结构。注意单位。
15. 时序逻辑电路根据输出信号的特点分为米利型和穆尔型电路，其中米利型电路的输出不仅取决于存储电路的状态，还取决于输入变量。
16. 描述矩形脉冲特性的重要参数中，占空比指的是脉冲宽度与脉冲周期的比值。
17. 施密特触发电路的主要用途是：波形变换、脉冲整形、脉冲鉴幅。
18. 集成单稳态电路有可重复触发和不可重复触发两种，不可重复触发指的是电路一旦进入暂稳态以后，再加入触发脉冲不会影响电路的工作过程，必须在暂稳态结束以后，它才能接受下一个触发脉冲。
19. 石英晶体多谐振荡器的输出脉冲频率取决于石英晶体的固有谐振频率。
20. 衡量 D/A 转换器电路的最重要的两个性能指标是转换精度和转换速度。
21. 造成 D/A 转换器转换误差的原因主要有参考电压波动、运放零点漂移、模拟开关导通电阻和导通压降、电阻网络中电阻阻值偏差等。其中由于参考电压波动引起的误差与输入数字量大小成正比，由于运放零点漂移引起的误差在不同输入数字量下为定值，而由于模拟开关导通电阻和导通压降和电阻网络中电阻阻值偏差引起的误差与输入数字量呈非线性关系。
22. 间接 ADC 是先将模拟电压转换为时间或频率，然后再把这些中间量转换为数字量。


23. 将逻辑函数式

$$L(A, B, C, D) = \sum m(0, 4, 6, 13, 14, 15) + \sum d(1, 2, 3, 5, 7, 9, 10, 11)$$

化简为最简与或式。

解析：

首先题目没有指定方法，同时注意到存在无关项，且变量数不超过 4，所以选择卡诺图法。



得到化简结果

$$L = A' + C + D$$

24. 将逻辑函数式

$$L(A, B, C, D) = (A' + D)(B + D')(A + B)$$

化简为最简或与式。


解析：

注意题目要求化简得到最简的或与式。回忆与或式转换或与式的方法，我们可以想到本题实际上是要求我们求解反函数的最简与或式。

使用卡诺图方法化简。应用反演定理可得反函数

$$L' = AD' + B'D + A'B'$$

画出反函数的卡诺图




得到反函数的最简与或式

$$L' = AD' + B'$$

所以原函数最简或与式为

$$L = B(A' + D)$$

25. CMOS 电路如图所示，试写出其输出逻辑函数式。



解析：

这类问题有两种求解方法。一种是把电路分解，划分成简单电路的级联直接根据下拉管/上拉管表达的逻辑关系写出逻辑函数式；另一种是直接列写真值表。这里由于电路结构较为复杂，分级较为困难，所以采用列写真值表的方法。

传输门由 B 和 B' 控制，当 $B = 0$ 时传输门导通， $B = 1$ 时传输门截止。 T_1, T_2 和 T_3 构成的电路的工作状态由 B' 控制，当 $B' = 1$ 时 T_1, T_3 均截止， T_1, T_2 和 T_3 构成的电路不工作；当 $B' = 0$ 时 T_1, T_3 均导通， T_1, T_2 和 T_3 构成的电路工作，并且起反相器作用，其输出等于 A 。


综上所述，当 $B = 0$ 时， T_1, T_2 和 T_3 构成的反相器不工作，传输门导通，输出 $L = A$ ；当 $B = 1$ 时， T_1, T_2 和 T_3 构成的反相器工作，传输门截止，输出 $L = A'$ 。

。列出真值表

A	B	L
0	0	0
0	1	1
1	0	1
1	1	0

可得逻辑函数式 $L = A'B + AB' = A \oplus B$ ，所以电路为异或门电路。

26. CMOS 电路如图所示，试写出其输出逻辑函数式。




解析：

这类问题有两种求解方法。一种是把电路分解，划分成简单电路的级联直接根据下拉管/上拉管表达的逻辑关系写出逻辑函数式；另一种是直接列写真值表。这里介绍级联分析方法，列写真值表的方法在模拟试卷解析中已经有说明。

该电路由两部分组成，虚线左边为一级与非门，虚线右边组成与或非门，其中 T_{3N} 和 T_{4N} 并联实现或功能，两者再与 T_{5N} 串联实现与功能。与非门的输出 $X = AB'$ 。与或非门的输出 L 为

$$L = ((A + B)X)' = ((A + B)(AB)')' = AB + A'B' = A \odot B$$

27. CMOS 电路如图所示，试写出其输出逻辑函数式。




解析：

这类问题有两种求解方法。一种是把电路分解，划分成简单电路的级联直接根据下拉管/上拉管表达的逻辑关系写出逻辑函数式；另一种是直接列写真值表。由于本题输入变量数较多，这里采用分解方法。由于电路没有明显的级联结构，所以采用直接根据下拉管表达的逻辑关系写出逻辑函数式。

该 CMOS 电路中的 NMOS 管 T_{2N} 和 T_{3N} 串联实现 B 和 C 相与，然后两者与 T_{4N} 管并联实现与 D 相或，最后再与 T_{1N} 管串联实现与 A 相与。因此，输出逻辑函数式为

$$L = (A(BC + D))'$$

28. 由 CMOS 传输门构成的电路如图所示。 CS 为控制端， A 、 B 为输入， L 为输出，试列出其真值表，说明该电路的逻辑功能。



解析：

当 $CS = 1$ 时，4 个传输门均为断开状态，输出处于高阻状态。当 $CS = 0$ 时，4 个传输门的工作状态由 A 和 B 决定： $A = B = 0$ 时， TG_1 和 TG_2 导通， TG_3 和

TG₄ 截止， $L = 1$ 。依此分析，可以列出真值表


CS	A	B	L
1	×	×	高阻态
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	0

由真值表可得逻辑函数式

$$L = CS' \cdot (A + B)' + CS \cdot Z$$

所以该电路实现三态输出的 2 输入或非逻辑功能。

29. 组合逻辑电路如图所示。请写出逻辑函数式，分析其实现的功能。



解析：

分析组合逻辑电路的功能问题，往往需要在得到逻辑函数式的基础上列写真值表。这类问题往往是考试中难度较大的题目，但实际上可以发现，答案常常为算术运算功能，这个经验也供读者参考。

首先写出逻辑函数式

$$X = ABC + A'B'C + A'BC' + AB'C'$$


$$Y = AB + AC + BC$$

列出真值表

A	B	C	X	Y
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

由真值表可见，该电路实现全加器的功能，其中 A 、 B 分别为加数与被加数， C 为来自低位的进位， X 为本位的和， Y 为向高位的进位。

30. 组合逻辑电路如图所示。请写出逻辑函数式，分析其实现的功能。



解析：

首先写出逻辑函数式

$$P_3 = ABCD$$

$$P_2 = AB'C + ACD' = AC(BD)'$$

$$P_1 = AB'D + AC'D + BCD' + A'BC = AD(BC)' + (AD)'BC$$


$$P_0 = BD$$

然后列出真值表

A	B	C	D	P_3	P_2	P_1	P_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0
0	0	1	0	0	0	0	0
0	0	1	1	0	0	0	0
0	1	0	0	0	0	0	0
0	1	0	1	0	0	0	1
0	1	1	0	0	0	1	0
0	1	1	1	0	0	1	1
1	0	0	0	0	0	0	0
1	0	0	1	0	0	1	0
1	0	1	0	0	1	0	0
1	0	1	1	0	1	1	0
1	1	0	0	0	0	0	0
1	1	0	1	0	0	1	1
1	1	1	0	0	1	1	0
1	1	1	1	1	0	0	1

可以发现，电路实现了 2 位二进制数的乘法电路，其中 AB 和 CD 分别表示两个 2 位二进制数， $P_3P_2P_1P_0$ 为运算结果。

31. 组合逻辑电路如图所示。请写出逻辑函数式，分析其实现的功能。



解析：

首先写出逻辑函数式

$$S_0 = A_0 \oplus B_0$$

$$C_0 = A_0 B_0$$

$$S_1 = A_1 \oplus B_1 \oplus A_0 B_0$$


$$C_1 = A_1 B_1 + (A_1 \oplus B_1) A_0 B_0$$

列出真值表

A_1	B_1	A_0	B_0	C_1	S_1	C_0	S_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	0	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	0	0
0	1	0	1	0	1	0	1
0	1	1	0	0	1	0	1
0	1	1	1	1	0	1	0
1	0	0	0	0	1	0	0
1	0	0	1	0	1	0	1
1	0	1	0	0	1	0	1
1	0	1	1	1	0	1	0
1	1	0	0	1	0	0	0
1	1	0	1	1	0	0	1
1	1	1	0	1	0	0	1
1	1	1	1	1	1	1	0

由真值表可判断该电路是两位数全加器。 A_1A_0 、 B_1B_0 分别为两位被加数及加数， S_1 、 S_0 为和， C_0 为 A_0 、 B_0 相加向高位的进位， C_1 为 A_1 、 B_1 及 C_0 相加向更高位的进位。

32. 组合逻辑电路如图所示。请写出逻辑函数式，分析其实现的功能。



解析：

首先写出逻辑函数式

$$L_4 = (A + B + C)'$$

$$L_3 = BC' + B'C$$

$$L_2 = C$$

$$L_1 = D'$$


$$F = AB + AC$$

列出真值表

A	B	C	D	L_4	L_3	L_2	L_1	F
0	0	0	0	1	0	0	1	0
0	0	0	1	1	0	0	0	0
0	0	1	0	0	1	1	1	0
0	0	1	1	0	1	1	0	0
0	1	0	0	0	1	0	1	0
0	1	0	1	0	1	0	0	0
0	1	1	0	0	0	1	1	0
0	1	1	1	0	0	1	0	0
1	0	0	0	0	0	0	1	0
1	0	0	1	0	0	0	0	0
1	0	1	0	0	1	1	1	1
1	0	1	1	0	1	1	0	1
1	1	0	0	0	1	0	1	1
1	1	0	1	0	1	0	0	1
1	1	1	0	0	0	1	1	1
1	1	1	1	0	0	1	0	1

由真值表可得，当输入 $ABCD$ 表示的二进制数不超过 9 时，输出 $L_4L_3L_2L_1$ 为输入的补码，并且 $F = 0$ ；当输入 $ABCD$ 表示的二进制数超过 9 时，输出 $F = 1$ 。则可知，电路实现 BCD 码求补码的功能，并拒绝伪码。

33. 试用 8 选 1 数据选择器 74HC151，实现 1 位二进制全加器。（考试如果出现会给功能表，这里简述如下： EN 为使能端、低电平有效； $S_2 \sim S_0$ 为 3 位地址输入； $D_7 \sim D_0$ 为 8 位数据输入；记 $S_2S_1S_0$ 等价十进制数为 a ，输出 $Y = D_a$ ）




解析：

首先确定输入和输出。两个 1 位二进制数分别为 A 和 B ，进位输入为 C_i ，本位

和为 S ，进位输出为 C_o 。列出真值表

A	B	C_i	S	C_o
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	1	1
1	1	0	1	1
1	1	1	1	1

接着根据真值表写出逻辑函数式。由于用数据选择器实现，逻辑函数式需要写成最小项之和的形式。同时注意到，一片数据选择器只能输出 1 个逻辑函数，所以对于本题需要两片数据选择器来实现。电路图



34. 试用译码器 74HC138 和必要的与非门，设计一个乘法器电路，实现两位二进制数相乘，并输出结果。其功能表如下。


E_3	$E'_1 + E'_2$	A_2	A_1	A_0	Y'_0	Y'_1	Y'_2	Y'_3	Y'_4	Y'_5	Y'_6	Y'_7
0	×	×	×	×	1	1	1	1	1	1	1	1
×	1	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0

解析：


首先确定输入和输出。两位二进制数分别 A_1A_0 和 B_1B_0 ， $P_3P_2P_1P_0$ 为相乘的结果。根据二进制乘法规则，可得真值表

A_1	A_0	B_1	B_0	P_3	P_2	P_1	P_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0
0	0	1	0	0	0	0	0
0	0	1	1	0	0	0	0
0	1	0	0	0	0	0	0
0	1	0	1	0	0	0	1
0	1	1	0	0	0	1	0
0	1	1	1	0	0	1	1
1	0	0	0	0	0	0	0
1	0	0	1	0	0	1	0
1	0	1	0	0	1	0	0
1	0	1	1	0	1	1	0
1	1	0	0	0	0	0	0
1	1	0	1	0	0	1	1
1	1	1	0	0	1	1	0
1	1	1	1	1	0	0	1

接着根据真值表写出逻辑函数式。由于是用译码器实现，逻辑函数式需要写成最小项之和的形式。电路图




35. 若脉冲触发 SR 触发器各输入端的电压波形如图中所给出，试画出 Q 、 Q' 端对应的电压波形。设触发器的初始状态为 $Q = 0$ 。




解析：

触发器电路波形题目是考试必考题目之一。这类问题主要考察对于触发器的两个重要特性（逻辑功能、触发方式）的理解。另外注意，同步、异步的置位输入，SR 触发器存在“不定”态问题，JK 触发器存在“一次翻转”问题等。




36. 若脉冲触发 JK 触发器 CLK 、 R'_D 、 S'_D J 、 K 端的电压波形如图所示，试画出 Q Q' 端对应的电压波形。



解析：

触发器电路波形题目是考试必考题目之一。这类问题主要考察对于触发器的两个重要特性（逻辑功能、触发方式）的理解。另外注意，同步、异步的置位输入，SR 触发器存在“不定”态问题，JK 触发器存在“一次翻转”问题等。




37. 试用上升沿触发的 D 触发器设计一个 1101 序列检测器, 输入为串行编码序列, 输出为检测结果。

解析：

序列检测器是时序逻辑电路设计中的经典题目。解决这类问题的方法和处理一般时序逻辑电路设计问题的方法是一致的。难点主要在于逻辑抽象部分。

设输入端为 A , 输出端为 Y 。由题目要求可知, 电路功能是对输入信号 A 的编码序列进行检测, 一旦检测到信号 A 出现连续编码为 1101 序列时输出为 1, 否则为 0。设电路的初始状态为 a 。在此状态下, 电路输出 $Y = 0$, 这时可能的输入有 $A = 0$ 和 $A = 1$ 两种情况。若 $A = 0$, 则是收到 0, 下一状态应保持在状态 a 不变; 若 $A = 1$, 则转向状态 b , 表示电路收到一个 1。在状态 b 下, 若输入 $A = 0$, 则表明连续输入编码为 10, 则应回到初始状态 a , 重新开始检测; 若 $A = 1$, 则进入状态 c , 表示已连续收到两个 1。在状态 c 下, 若 $A = 1$, 表明已收到序列编码为 111, 应当停留在状态 c , 等待下一个编码是否为 0; 若在状态 c 下 $A = 0$, 表明已收到序列编码 110, 则进入状态 d 。在状态 d 下, 若 $A = 0$, 说明收到的序列是 1100, 应回到状态 a 重新开始检测; 若此时输入 $A = 1$, 表明收到的编码序列为 1101, 只有在这时输出 $Y = 1$, 并进入状态 e 。在状态 e 下, 若输入 $A = 0$, 则应回到状态 a , 重新开始检测; 若 $A = 1$, 电路应转向状态 c , 表示在收到 1101 之后又重新收到一个 1, 即连续两个 1, 表明已进入下一轮检测, 看下一个编码是否为 0。根据上述分析, 可得状态转换图



由状态转换图可得状态转换表

S^n	S^{n+1}/Y	
	$A = 0$	$A = 1$
a	$a/0$	$b/0$
b	$a/0$	$c/0$
c	$d/0$	$c/0$
d	$a/0$	$e/1$
e	$a/0$	$c/0$

观察状态转换表可以发现，状态 b 、 e 在相同的输入下转移到相同的次态并产生相同的输出，所以二者为等价状态。化简后的状态转换表

S^n	S^{n+1}/Y	
	$A = 0$	$A = 1$
a	$a/0$	$b/0$
b	$a/0$	$c/0$
c	$d/0$	$c/0$
d	$a/0$	$b/1$

观察题目要求，并未指定状态分配的编码方式，因此可以随意选择，我们选择常用的二进制码。然后得到状态转换表

$Q_1^n Q_0^n$	$Q_1^{n+1} Q_0^{n+1}/Y$	
	$A = 0$	$A = 1$
00	00/0	01/0
01	00/0	10/0
10	11/0	10/0
11	00/0	01/1

得到驱动方程


$$D_1 = AQ_1'Q_0 + A'Q_1Q_0' + AQ_1Q_0'$$

$$D_0 = AQ_1'Q_0' + A'Q_1Q_0' + AQ_1Q_0$$


和输出方程

$$Y = AQ_1^nQ_0^n$$

进而得到电路图



38. 如图所示是用两个集成单稳态电路 74121 所组成的脉冲变换电路，外接电阻和电容的参数如图中所示。试计算在输入触发信号 v_I 作用下 v_{O1} 、 v_{O2} 输出脉冲的宽度，并画出与 v_I 波形相对应的 v_{O1} 、 v_{O2} 的电压波形。 v_I 的波形如图中所示。



解析：


第七章主要考察对于三类电路工作原理大致了解以及对重要公式的掌握。

按照教材公式 7.3.10 可得


$$t_{w1} = 0.69 \times 22 \times 10^3 \times 0.13 \times 10^{-6} \text{ s} \approx 2 \text{ ms}$$

$$t_{w2} = 0.69 \times 11 \times 10^3 \times 0.13 \times 10^{-6} \text{ s} \approx 1 \text{ ms}$$

波形图



39. 如图所示的倒 T 形电阻网络 D/A 转换器中, 设 $R_f = R$, 外接参考电压 $V_{\text{REF}} = -10 \text{ V}$, 为保证 V_{REF} 偏离标准值所引起的误差小于 $\text{LSB}/2$, 试计算 V_{REF} 的相对稳定度应取多少?



解析:

第八章主要考察对主要的 D/A 转换器和 A/D 转换器工作原理的理解、稳定度分析、误差原因分析等。

设 V_{REF} 偏离校准值产生 ΔV_{REF} 的变化量。由 ΔV_{REF} 引起的输出电压的变化量为 Δv_o 。

$$\Delta v_o = -\frac{\Delta V_{\text{REF}}}{2^4} \sum_{i=0}^3 2^i \cdot D^i$$

当输入数字量为最大值 ($D_3 D_2 D_1 D_0 = 1111$) 时

$$|\Delta v_o| = \frac{2^4 - 1}{2^4} |\Delta V_{\text{REF}}|$$

依题意， Δv_0 必须小于 $\frac{1}{2}\text{LSB}$ ，又

$$\left| \frac{1}{2} \text{LSB} \right| = \frac{|V_{\text{REF}}|}{2^5}$$

于是有

$$\frac{2^4 - 1}{2^4} |\Delta V_{\text{REF}}| \leq \frac{|V_{\text{REF}}|}{2^5}$$

进而可得

$$\frac{|\Delta V_{\text{REF}}|}{|V_{\text{REF}}|} \leq \frac{2^4}{2^4 - 1} \cdot \frac{1}{2^5} \approx \frac{1}{2(2^4 - 1)} = 3.33\%$$

模拟试卷

9.1 2020 年秋季学期

1. 简答题

(1) (4 分) 用二进制补码列算式计算

1)20+17 2)20-17 3)-20+17 4)-20-17

(2) (4 分) 用公式法将

$$Y = AC + B'C + BD' + CD' + A(B + C') + A'BCD' + AB'DE$$

化简为最简与或式.

(3) (4 分) 将具有约束条件 $AB + AC = 0$ 的逻辑函数

$$Y = A'B'D + A'BC + B'C'D$$


化简为最简与或式.

(4) (4 分) 将下列逻辑函数转换为指定形式，并画出全部由相应门电路构成的电路图。

1)(与非——与非式) $Y = A(BC)' + ((AB')' + A'B' + BC)'$

2)(或非——或非式) $Y = ((CD)'(BC)'(ABC)'D')'$

(5) (6 分) CMOS 电路如图所示。试分析其功能，并用逻辑图表示。




(6) (8 分) 用 ROM 设计组合逻辑电路, 产生下列一组逻辑函数

$$\begin{cases} Y_1 = A'B'C'D' + A'BC'D + AB'CD' + ABCD \\ Y_2 = A'B'CD' + A'BCD + AB'C'D' + ABC'D \\ Y_3 = A'BD + B'CD' \\ Y_4 = BD + B'D' \end{cases}$$


将所有逻辑函数写成最小项之和形式. 列出 ROM 数据表, 并画出存储矩阵的点阵图.

(7) (7 分) 如图所示的主从结构 JK 触发器电路中，已知 CLK 和 A 的电压波形如图所示. 试画出 Q 端的波形.




(8) (8 分) 请使用 74LS160 设计一个可控进制计数器. 当输入控制变量 $M = 0$ 时工作在五进制，当 $M = 1$ 时工作在十五进制. 标出进位输出端. 功能表如下.

CLK	R_D'	LD'	EP	ET	工作状态
$\times$	0	$\times$	$\times$	$\times$	置零
$\uparrow$	1	0	$\times$	$\times$	预置数
$\times$	1	1	0	1	保持
$\times$	1	1	$\times$	0	保持 (但 $C = 0$)
$\uparrow$	1	1	1	1	计数




2. 分析题

- (1) (15 分) 如图所示为一种算术运算电路，请说明控制端 Z 的作用，并分析 $Z = 0$ 时，如图所示电路实现的逻辑功能。




- (2) (15 分) 分析如图所示时序逻辑电路. 判断这一时序逻辑电路是 Mealy 型电路还是 Moore 型电路并说明理由. 写出电路的驱动方程和状态方程, 列出状态转换表, 画出状态转换图, 检查电路能否自启动, 说明电路的功能.



3. 设计题

- (1) (10 分) 试用 4 位并行加法器 74LS283 设计一个加/减运算电路. 当控制信号 $M = 0$ 时它将两个输入的 4 位二进制数相加, 而 $M = 1$ 时它将两个输入的 4 位二进制数相减. 两数相加的绝对值不大于 15. 允许附加必要的门电路.



- (2) (15 分) 三相六拍步进电动机. 绕组 A 、 B 、 C 导通用 1 表示, 截止用 0 表示. 方向控制信号 $M = 1$ 时电机正转, $M = 0$ 时, 电机反转. 正转的时候三相绕组导通顺序为: $A \rightarrow AB \rightarrow B \rightarrow BC \rightarrow C \rightarrow CA \rightarrow A$. 根据题意, 请列出状态转换表, 并采用 D 触发器设计三相六拍步进电动机控制电路.

9.2 2021 年秋季学期

1. 简答题

(1) (4 分) 用公式法将逻辑函数

$$Y = (AB'C'D + AC'DE + B'DE' + AC'D'E)'$$

化简为最简与或式.

(2) (4 分) 将逻辑函数

$$Y(A, B, C, D) = \sum m(0, 1, 2, 5, 8, 9, 10, 12, 14)$$

化简为最简与或式.

(3) (4 分) 将多输出逻辑函数

$$Y_1(A, B, C, D) = \sum m(0, 8, 9, 10, 11, 14, 15)$$

$$Y_2(A, B, C, D) = \sum m(0, 2, 3, 6, 7, 10, 11, 12, 13, 15)$$

$$Y_3(A, B, C, D) = \sum m(0, 1, 3, 5, 7, 10, 11, 12, 13, 14, 15)$$


总体上化简为最简.

(4) (4 分) 将下列逻辑函数转换为指定形式, 并画出全部由相应门电路构成的电路图.


(1) (与非——与非式) $Y = (ABC' + AB'C + A'BC)'$

(2) (或非——或非式) $Y = (ABC' + B'C)' D' + A'B'D$


(5) (4 分) CMOS 电路如图所示. 试分析其功能, 并用逻辑图表示.



(6) (6 分) 边沿触发的 JK 触发器各个输入端的电压波形如图所示. 试画出 Q 和 Q' 端的波形.




(7) (6 分) 请使用 74HC161 设计一个可控进制计数器. 当输入控制变量 $M = 0$ 时工作在七进制, 当 $M = 1$ 时工作在十进制. 标出进位输出端. 功能表如下.



CLK	R'_D	LD'	EP	ET	工作状态
$\times$	0	$\times$	$\times$	$\times$	置零
$\uparrow$	1	0	$\times$	$\times$	预置数
$\times$	1	1	0	1	保持
$\times$	1	1	$\times$	0	保持 (但 $C = 0$)
$\uparrow$	1	1	1	1	计数


2. 分析题

(1) (10 分) 分析如图所示电路，写出输出的逻辑函数式，并说明电路实现的功能以及输入输出分别是什么. 其中，74HC138 功能表如下表.



S_1	$S_2' + S_3'$	A_2	A_1	A_0	Y_0'	Y_1'	Y_2'	Y_3'	Y_4'	Y_5'	Y_6'	Y_7'
0	×	×	×	×	1	1	1	1	1	1	1	1
×	1	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0


- (2) (15 分) 分析如图所示时序逻辑电路. 写出电路的驱动方程、状态方程、输出方程, 列出状态转换表, 检查电路能否自启动, 说明电路的功能.




3. 设计题

- (1) (10 分) 用 4 选 1 数据选择器设计一个奇偶检测电路, 输入为 3 位二进制代码. 当输入代码中有奇数个 1 时输出为 1; 输入代码中有偶数个 1 或者没有 1 时输出为 0. 数据选择器在 $S' = 0$ 时输出的逻辑函数式为

$$Y = A_1' A_0' D_0 + A_1' A_0 D_1 + A_1 A_0' D_2 + A_1 A_0 D_3$$




- (2) (15 分) 环形移位寄存器的电路框图如图所示，试修改反馈逻辑电路，使其能够自启动。




4. 简答题

1. (8 分) 脉冲电路结构和输入电压波形如图所示.

- (1) 画出 v_{o1}, v_{o2} 的波形.
- (2) 计算 v_{o2} 的脉冲宽度, 并在图上标出.



2. (10 分) 如图所示电路是用 AD7520 组成的双极性输出 D/A 转换器. 其倒 T 形电阻网络中的电阻 $R = 10\text{k}\Omega$. 为了得到 $\pm 5\text{V}$ 的最大输出模拟电压, 在选定 $R_B = 20\text{k}\Omega$ 的条件下, V_{REF}, V_B 应各取何值?



1. 简答题

(1) (4 分) 用公式法将逻辑函数

$$Y = (AB'C'D + AC'DE + B'DE' + AC'D'E)'$$

化简为最简与或式.

解析:

逻辑函数化简题目, 首先要关注题目是否有**指定方法**. 对于本题, 指定了公式法. 公式法往往没有很显式的规则, 主要是根据逻辑函数的形式特点以及对常用公式的掌握, 从逻辑函数式中选择用来应用公式的部分并使用公式对该部分进行化简, 逐步进行, 得到最终的化简结果. 另外, 如果难以直接找到合适的公式, 可以利用卡诺图方法提供启发, 在草稿纸上完成卡诺图法化简, 根据最小项合并方式确定公式法化简需要组合的逻辑函数项, 进而联想到需要使用的公式.


$$\begin{aligned}
 Y &= (AB'C'D + A'CDE + B'DE' + AC'D'E)' \\
 &= (AB'C'D + AC'E + B'DE')' \\
 &= (AC'E + B'DE')' \\
 &= (A' + C + E')(B + D' + E) \\
 &= A'B + A'D' + A'E + BC + CD' + CE + BE' + D'E' \\
 &= A'D' + A'E + CE + BE'
 \end{aligned}$$

(2) (4 分) 将逻辑函数

$$Y(A, B, C, D) = \sum m(0, 1, 2, 5, 8, 9, 10, 12, 14)$$

化简为最简与或式.

解析: 逻辑函数化简题目, 首先要关注题目是否有**指定方法**. 对于本题, 没有指定化简的方法. 这时注意到变量数为 4, 可以使用卡诺图方法, 则优先使用卡诺图法.



画出卡诺图，合并最小项，可得

$$Y = AD' + B'C' + B'D' + A'C'D$$

(3) (4 分) 将多输出逻辑函数

$$Y_1(A, B, C, D) = \sum m(0, 8, 9, 10, 11, 14, 15)$$


$$Y_2(A, B, C, D) = \sum m(0, 2, 3, 6, 7, 10, 11, 12, 13, 15)$$

$$Y_3(A, B, C, D) = \sum m(0, 1, 3, 5, 7, 10, 11, 12, 13, 14, 15)$$

总体上化简为最简。

解析：

多输出逻辑函数化简的问题解决方法详见第一章“考点总结”。



按照卡诺图中展示的合并最小项方法，可得最终的化简结果

$$Y_1(A, B, C, D) = A'B'C'D' + AB' + AC$$

$$Y_2(A, B, C, D) = A'B'C'D' + ABC' + CD + B'C + A'C$$

$$Y_3(A, B, C, D) = A'B'C'D' + A'D + ABC' + AC$$

(4) (4 分) 将下列逻辑函数转换为指定形式，并画出全部由相应门电路构成的电路图。

1)(与非——与非式) $Y = (ABC' + AB'C + A'BC)'$

2)(或非——或非式) $Y = (ABC' + B'C)' D' + A'B'D$

解析：


逻辑函数式不同标准形式之间的转换问题在课堂上有介绍基本的方法。对于本题，1) 中为标准的与或非形式，按照课堂介绍的方法，利用反演定理写出与或式，二次求反并对最外层求反号内的逻辑函数进一步应用反演定理，即可得到结果。2) 中并不是标准的形式，一种思路是将其化为某种标准形式，比如习惯上将

其写成与或式，然后利用课堂介绍的转换方法求解；另一种思路是，借鉴课堂所学转换方法的基本思想，对逻辑函数式应用二次求反，然后利用反演定理等对内层的逻辑函数进行操作。

1)

$$\begin{aligned}
 Y &= (ABC' + AB'C + A'BC)' \\
 &= A'B'C' + A'B'C + A'BC' + AB'C' + ABC \\
 &= A'B' + A'C' + B'C' + ABC \\
 &= ((A'B' + A'C' + B'C' + ABC)')' \\
 &= ((A'B')' \cdot (A'C')' \cdot (B'C')' \cdot (ABC)')'
 \end{aligned}$$


电路图




2)

$$\begin{aligned}
 Y &= (ABC' + B'C)' D' + A'B'D \\
 &= (((ABC' + B'C)' D' + A'B'D)')' \\
 &= ((ABC' + B'C + D)(A + B + D'))' \\
 &= (ABC' + AD + B'CD' + BD)' \\
 &= ((A' + B' + C)' + (A' + D')' + (B + C' + D)' + (B' + D')')'
 \end{aligned}$$

电路图



(5) (6 分) CMOS 电路如图所示. 试分析其功能，并用逻辑图表示.



解析：

简单的 CMOS 电路识图是第三章需要掌握的重要知识点之一。这类问题的解决思想主要是转化，我们熟悉的是课堂所学的基本门电路的电路结构和逻辑函数式对应关系，而我们要面对的是相对复杂的逻辑电路，所以我们要做的是将其转化为我们熟悉的问题。

解决方法主要有两种：一种基于问题直接转化的思想，将复杂的电路转化为我们熟悉的基本门电路的组合，方法就是纵向对电路进行分级，当每一级都是基本门电路时我们就可以轻松地写出其对应的逻辑函数式；另一种基于问题间接转化（即借鉴熟悉的问题的求解思路）的思想，我们课堂所学的基本门电路的逻辑功能分析时采用的方法是，按照电路图书写真值表，进而写出对应的逻辑函数式。本题分别按照上述的两种方法的进行求解。

1) 按照图中虚线展示的划分方法，将电路分为两级，并记第一级的输出为图中标注的 X 。可以发现，前一级为或非门，后一级为与或非门，则可得


$$\begin{aligned}
 Y &= (A \cdot B + X)' \\
 &= (A \cdot B + (A + B)')' \\
 &= (A \cdot B + A' \cdot B')' \\
 &= A \oplus B
 \end{aligned}$$

为了列写真值表，我们就是要考虑在所有的输入组合下，输出的情况。使用这种方法需要掌握的基础知识有：识别 CMOS 管子的类型（P 管/N 管）；在高低电平输入时，不同（P/N）管子的导通情况。识别管子的类型主要看箭头的方向，对于半导体器件，箭头的方向是由 P 型半导体指向 N 型半导体，如图中与输入 B 相连的管子，箭头指向外（即 S 级），则说明 S 级是 N 型半导体，即为 N 沟道增强型 MOS 管。对于管子的导通情况，如果是 N 型管，输入为高电平时导通、低电平截止，如果是 P 型管，输入为低电平时导通、高电平截止。

基于上述分析原则，在每种输入组合下，从输入到输出确定每个管子的通断情况，

即可确定最后输出是高电平还是低电平，进而即可列写出真值表。这里省略每种情况的分析过程，读者可以按照解析提供的方法进行分析。


- (6) (7 分) 边沿触发的 JK 触发器各个输入端的电压波形如图所示. 试画出 Q 和 Q' 端的波形.




解析：

画触发器电路输出波形图的题目是第五章的重要考点之一。在处理这类问题时，首先要关注触发器的两个重要指标：触发方式和逻辑功能。首先关注触发方式，确定触发器状态可能发生变化的时刻，这里要特别注意是否存在异步的置位/清零输入；接着关注逻辑功能，确定在选定时刻触发器状态的变化情况。对于 CLK 和异步输入确定的简单情形，直接按照上述方式即可解决；对于 CLK 或异步输入不能直接确定（和某个触发器状态有关）时，只能按照可能动作点划分的阶段，逐步分析。

对于本题，注意存在异步输入端。




(7) (6 分) 请使用 74HC161 设计一个可控进制计数器. 当输入控制变量 $M = 0$ 时工作在七进制, 当 $M = 1$ 时工作在十进制. 标出进位输出端. 功能表如下.




CLK	R'_D	LD'	EP	ET	工作状态
$\times$	0	$\times$	$\times$	$\times$	置零
$\uparrow$	1	0	$\times$	$\times$	预置数
$\times$	1	1	0	1	保持
$\times$	1	1	$\times$	0	保持 (但 $C = 0$)
$\uparrow$	1	1	1	1	计数

解析：
任意计数器设计题目是常考问题，可控进制计数器也是这种基本模型的一个简单变形。这类问题主要关注有效循环是如何构成，进而设计控制片间关系的计数器进位信号的产生方式。



2. 分析题

(1) (10 分) 分析如图所示电路，写出输出的逻辑函数式，并说明电路实现的功能以及输入输出分别是什么。其中，74HC138 功能表如下表。



S_1	$S'_2 + S'_3$	A_2	A_1	A_0	Y'_0	Y'_1	Y'_2	Y'_3	Y'_4	Y'_5	Y'_6	Y'_7
0	×	×	×	×	1	1	1	1	1	1	1	1
×	1	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0

解析：

组合逻辑电路分析问题的本质就是逻辑函数不同表达形式之间的转换。对于本题，首先根据 74HC138 的功能表得到每种输入组合下的输出，进而列写真值表，根据真值表即可得到逻辑函数式。组合逻辑电路的功能分析是这一章的一个难点，在“考点总结”中作者将其建模为四分类问题。

A	B	C	Y	Z
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	1	0
1	0	0	0	1
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1


进而可以分析得到，逻辑函数式为

$$Y = A'B + A'C + BC$$

$$Z = A'B'C + A'BC' + AB'C' + ABC$$

逻辑功能为 1 位全减器，其中 A 为被减数， B 为减数， C 为借位输入， Y 为借位输出， Z 为本位差。

- (2) (15 分) 分析如图所示时序逻辑电路. 写出电路的驱动方程、状态方程、输出方程，列出状态转换表，检查电路能否自启动，说明电路的功能。



解析：

时序逻辑电路分析题目，首先按照逻辑电路图写出驱动方程，结合触发器的特性方程可得状态方程，最后得到输出方程。自启动的检查即查看是否存在无效状态构成的循环。时序逻辑电路的功能往往易于描述，有效循环中有多少个状态，即可以称之为多少进制的计数器，特别地可以观察是否为某种特殊形式编码的计数器，比如格雷码计数器。

驱动方程：

$$J_3 = Q_2 Q_1 Q_0'; K_3 = Q_2' Q_1' Q_0'$$

$$J_2 = Q_3' Q_1 Q_0'; K_2 = Q_3 Q_1 Q_0'$$

$$J_1 = (Q_3 \oplus Q_2)' Q_0; K_1 = (Q_3 \oplus Q_2) Q_0$$

$$J_0 = (Q_3 \oplus Q_2 \oplus Q_1)'; K_0 = Q_3 \oplus Q_2 \oplus Q_1$$

状态方程：

$$Q_3^* = Q_3 Q_1 + Q_3 Q_0 + Q_2 Q_1' Q_0'$$

$$Q_2^* = Q_2 Q_1' + Q_2 Q_0 + Q_3' Q_1 Q_0'$$

$$Q_1^* = Q_1 Q_0' + Q_3' Q_2' Q_0 + Q_3 Q_2 Q_0$$

$$Q_0^* = Q_3' Q_2' Q_1' + Q_3' Q_2 Q_1 + Q_3 Q_2 Q_1' + Q_3 Q_2' Q_1$$

输出方程：

$$C = Q_3 Q_2' Q_1' Q_0'$$

状态转换表：


计数顺序	电路状态				进位输出 C
	Q_3	Q_2	Q_1	Q_0	
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	1	0
3	0	0	1	0	0
4	0	1	1	0	0
5	0	1	1	1	0
6	0	1	0	1	0
7	0	1	0	0	0
8	1	1	0	0	0
9	1	1	0	1	0
10	1	1	1	1	0
11	1	1	1	0	0
12	1	0	1	0	0
13	1	0	1	1	0
14	1	0	0	1	0
15	1	0	0	0	1
16	0	0	0	0	0

一般在遇到自启动判断问题时，我们往往需要画出完整的状态转换图来判断是否存在无效循环，但是本题特别之处在于，由状态转换表可以发现，有效状态共有 16 个，即所有状态都是有效状态，因此不需要画状态转换图即可判断，能够自启动。根据状态转换表可以发现，其功能为：4 位格雷码计数器（或者答 16 进制计数器）。

3. 设计题

- (1) (10 分) 用 4 选 1 数据选择器设计一个奇偶检测电路，输入为 3 位二进制代码。当输入代码中有奇数个 1 时输出为 1；输入代码中有偶数个 1 或者没有 1 时输出为 0。数据选择器在 $S' = 0$ 时输出的逻辑函数式为

$$Y = A'_1 A'_0 D_0 + A'_1 A_0 D_1 + A_1 A'_0 D_2 + A_1 A_0 D_3$$



解析：

组合逻辑电路设计题目本质上是逻辑函数不同表示形式的转换。首先根据自然语言描述确定输入输出变量，写出真值表，进而写出逻辑函数式，根据给定的器

件对逻辑函数式进行适当变形，最后得到电路图。在考试时候容易丢分的问题之一在于逻辑抽象。

- 输入：用 ABC 表示输入的 3 位二进制代码
- 输出：用 Z 表示输出的结果

根据题目要求列出真值表

A	B	C	Z
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1


根据真值表可以写出逻辑函数式

$$Z = A'B'C + A'BC' + AB'C' + ABC$$


对照数据选择器的输入输出关系，可以得到

$$A_1 = A, A_0 = B, D_0 = C, D_1 = C', D_2 = C', D_3 = C$$

电路图




- (2) (15 分) 环形移位寄存器的电路框图如图所示，试修改反馈逻辑电路，使其能够自启动。



解析：

首先画出状态转换图，确定有效循环和无效状态。



首先讨论无效循环 0000 和 1111. 由于其构成自循环，所以必须修改其次态. 根据以上讨论

- 0000 的次态只能指定为 1000
- 1111 的次态只能指定为 0111(在这里也不难发现，有时候我们没有办法将无效循环中状态的次态指定为有效状态)

接着讨论 1010 和 0101.

- 对于 0101，我们可以指定其次态为 0010 进而直接进入有效循环
- 对于 1010 其次态为 0101，如果我们修改其次态，那只能是 1101，而二者都不是有效循环中的状态，那么我们是否要修改这一状态的次态呢
- 在这里要说明一种修改次态的经验，即我们要根据有效循环中状态特征来确定，具体来讲就是，如果有效循环中的状态比特中 0 比较多，那么我们修改无效状态时候尽量向着 0 的个数增加的方向；如果有效循环中的状态比特中 1 比较多，那么我们修改无效状态时候尽量向着 1 的个数增加的方向
- 所以，这里我们不修改 1010 的次态，即仍然让其次态为 0101


接着讨论 1110、0110、0011、1001 构成的无效循环. 在这里，我们仍然遵循上述原则来进行.

- 1100 的次态 0110 只能修改为 1110，而这样 1 的个数增加，所以不修改
- 0110 的次态 0011 只能修改为 1011，而这样 1 的个数增加，所以不修改
- 0011 的次态是 1001，可以修改为 0001，进而直接进入有效循环
- 1001 的次态是 1100，可以修改为 0100，进而直接进入有效循环

最后讨论 1110、0111、1011、1101 构成的无效循环. 在这里, 我们仍然遵循上述原则来进行.

- 1110 的次态 0111 只能修改为 1111, 而这样 1 的个数增加, 所以不修改
- 0111 的次态是 1011, 可以修改为 0011, 这样 1 的个数减少有利于进入有效循环 (从上面我们的分析过程可以发现, 我们已经将 0011 的次态指定为 0001, 直接进入有效循环)
- 1011 的次态是 1101, 可以修改为 0101, 这样 1 的个数减少有利于进入有效循环 (从上面我们的分析过程可以发现, 我们已经将 0101 的次态指定为 0010, 直接进入有效循环)
- 1101 的次态是 1110, 可以修改为 0110, 这样 1 的个数减少有利于进入有效循环 (从上面我们的分析过程可以发现, 0110 的次态是 0011, 0011 的次态被修改为 0001, 直接进入有效循环)

这样修改后, 不再存在无效循环, 即完成了自启动设计的状态转换图修改工作. 按照以上分析, 得到如图所示的状态转换图.




从以上分析过程我们可以得到一个经验性的方法

- 对于自己构成无效循环的状态，必须修改其次态
- 遍历其余所有无效状态，观察其次态，如果修改状态能够使得其次态中 0、1 的个数特征 (0 多或者 1 多) 和有效循环中的一致，就可以考虑修改其次态 (当然这一特征有些时候并不明显，比如扭环形移位寄存器，实际上本质还是向着离有效循环更近的方向修改次态)

根据以上的分析，我们列出状态转换表，进而得到状态方程 (同时也得到了驱动方程)

$$\begin{cases} Q_0^* = D_0 = (Q_0 + Q_1 + Q_2)' \\ Q_1^* = D_1 = Q_0 \\ Q_2^* = D_2 = Q_1 \\ Q_3^* = D_3 = Q_2 \end{cases}$$


这样我们就得到了修改后能够自启动的移位寄存器的电路图



4. 简答题

(1) (8 分) 脉冲电路结构和输入电压波形如图所示.

- 1) 画出 v_{o1}, v_{o2} 的波形.
- 2) 计算 v_{o2} 的脉冲宽度, 并在图上标出.




解析:


这类问题首先要判断每个 555 定时器电路接成哪种电路. 第 (一) 个 555 接成了施密特触发电路, 第 (二) 个 555 接成了多谐振荡电路. 多谐振荡电路振荡周期为

$$\begin{aligned}
 T &= (R_1 + 2R_2) C \ln 2 \\
 &= (51 \times 10^3 + 2 \times 47 \times 10^3) \times 0.01 \times 10^{-6} \times 0.69 \text{ s} \\
 &= 1 \text{ ms}
 \end{aligned}$$

波形图



- (2) (10 分) 如图所示电路是用 AD7520 组成的双极性输出 D/A 转换器。其倒 T 形电阻网络中的电阻 $R = 10\text{k}\Omega$ 。为了得到 $\pm 5\text{V}$ 的最大输出模拟电压，在选定 $R_B = 20\text{k}\Omega$ 的条件下， V_{REF} , V_B 应各取何值？



解析：

双极性输出 D/A 转换器问题解决方法是，根据运算放大器的虚短虚断性质列出偏置电压、参考电压和输出电压的关系，按照题目要求代入数据求解即可。实际上就是求解二元一次方程组。

由 AD7520 的电路结构和题图输入电压关系可得

$$\frac{V_B}{2R} + \frac{V_{REF}}{R} \cdot \frac{D}{2^n} + \frac{V_o}{R} = 0$$

进而可得

$$V_o = -\frac{V_B}{2} - \frac{V_{REF}}{R} \cdot \frac{D}{2^n}$$

由输出变化范围可知

$$V_{REF} = 10V$$

则可得

$$V_B = -10V$$

注意，答案不唯一，另一种可能的结果是 $V_{REF} = -V_B = -10V$ 。

9.3 2022 年秋季学期

1. (4 分) 用公式法求逻辑函数式 $Y(A, B, C, D) = \sum m(1, 2, 3, 4, 6, 8, 9, 10, 12, 14)$ 的最简“或非-或非”式。

2. (6 分) 试用卡诺图化简法对一组多输出逻辑函数进行化简


$$Y_1(A, B, C, D) = \sum m(0, 1, 3, 6, 7, 13, 14, 15)$$

$$Y_2(A, B, C, D) = \sum m(0, 2, 4, 5, 7, 9, 10, 11, 12, 15)$$

$$Y_3(A, B, C, D) = \sum m(0, 1, 3, 5, 7, 10, 11, 12, 13, 14, 15)$$


3. (4 分) 若 CMOS 门电路工作在 5 V 电源电压下的静态电源电流为 $5\mu\text{A}$ ，在负载电容 C_L 为 100pF、输入信号频率为 500kHz 时的总功耗为 1.56 mW，试计算该门电路的功耗电容的数值。

4. (4 分) CMOS 电路如图所示，试写出其输出逻辑函数式。




5. (10 分) 试用两片双 4 选 1 数据选择器 74HC153 和 3 线-8 线译码器 74HC138 接成 16 选 1 的数据选择器。其中 74HC138 和四选一数据选择器的框图和功能表如下


S_1	$S_2' + S_3'$	A_2	A_1	A_0	Y_0'	Y_1'	Y_2'	Y_3'	Y_4'	Y_5'	Y_6'	Y_7'
0	×	×	×	×	1	1	1	1	1	1	1	1
×	1	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0



S'	A_1	A_0	Y
1	$\times$	$\times$	0
0	0	0	D_0
0	0	1	D_1
0	1	0	D_2
0	1	1	D_3




6. (6 分) 由 JK 触发器和 D 触发器组成的触发器电路如图所示，试画出 Q_1 、 Q_2' 端对应的电压波形（题图中 $\bar{Q}$ 即为 Q' ）。




7. (8 分) 如图所示电路是由两片同步十进制计数器 74160 组成的计数器，试分析这是多少进制的计数器，两片之间是几进制。74160 的功能表如下


CLK	R'_D	LD'	EP	ET	工作状态
$\times$	0	$\times$	$\times$	$\times$	置零
$\uparrow$	1	0	$\times$	$\times$	预置数
$\times$	1	1	0	1	保持
$\times$	1	1	$\times$	0	保持, $C = 0$
$\uparrow$	1	1	1	1	计数



8. (6 分) 组合逻辑电路如图所示。请写出逻辑函数式，分析其实现的功能。





9. (6 分) 由 JK 触发器构成的时序逻辑电路如图所示, 试写出该电路的驱动方程、状态方程和输出方程, 列出状态转换表, 说明该电路是穆尔型电路还是米利型电路, 并说明电路能否自启动。




10. (10 分) 由 555 定时器组成的电路如图所示, 图中 $R_1 = R_2 = 5\text{k}\Omega$, $C = 0.01\mu\text{F}$, D 为理想二极管。理想运放 A 的供电电压为 $\pm 15\text{V}$, 其他参数如图所示。(注: 题图有错误需要修改, 具体地, 左侧电路图中 555 (1) 的 5 号引脚接 3V 参考电压, 右侧波形图第二行的纵坐标为 v_A)

- (1) 试问两片 555 各组成什么电路, 给出其关键参数;
- (2) 画出 v_C 、 v_A 和 v_o 的波形, 并计算出 v_o 的周期。




11. (6 分) 由 AD7533 (和 AD7520 的引脚和功能相当, 如下图所示) 组成双极性输出 D/A 转换器如图所示。

- (1) 根据电路写出输出电压 v_o 的表达式;
- (2) 试问实现输入为 2 的补码时的双极性输出电路中 V_B 、 R_B 、 V_{REF} 和片内的 R 应满足什么关系?




12. (6 分) 在如图所示的逐次比较 ADC 中设 $V_{REF} = 10\text{ V}$, $v_I = 8.26\text{ V}$ 。试画出在时钟脉冲作用下, v'_o 的波形并写出转换结果。



13. (10 分) 试设计一可逆的 4 位码转换电路。当控制信号 $C = 1$ 时，它将 8421 码转换为格雷码； $C = 0$ 时，它将格雷码转换为 8421 码。要求使用 3 线-8 线译码器 74HC138 实现，功能表和框图如下。

S_1	$S'_2 + S'_3$	A_2	A_1	A_0	Y'_0	Y'_1	Y'_2	Y'_3	Y'_4	Y'_5	Y'_6	Y'_7
0	×	×	×	×	1	1	1	1	1	1	1	1
×	1	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0



14. (14 分) 试用正脉冲触发的 JK 触发器设计一同步时序逻辑电路，要求实现 1101 序列检测，输入为串行编码序列，输出为检测结果。

- (1) 列出状态转换表；
- (2) 写出驱动方程、状态方程和输出方程；
- (3) 画出完整的电路图。

解析

1. 这道题目考察逻辑函数化简，由于指明了方法，读者必须使用公式法进行化简。读者也许很少见到公式法化简题目以最小项之和的形式给出逻辑函数，这种往往出现在卡诺图化简法的题目中，不过对于逻辑函数基本型要熟练掌握，同时不能想当然地看到这个形式就直接卡诺图化简。
2. 多输出逻辑函数化简的解题方法已经在两次习题课中详细介绍了，详见第一章“考点总结”，这道题目作为练习。
3. 第三章的两个考点之一，需要读者熟练记忆两组公式，一个是功耗相关（本题），一个是 OD 门上拉电阻（作业）。
4. 第三章的两个考点之一，这道题难度较小，建议读者对照第一章把 CMOS 电路分析方法熟练掌握。同时这道题要注意，存在易错点，即高阻态。
5. 这道题目考察功能扩展，是第四章的两个难点之一（另一个就是用自然语言描述组合逻辑电路实现的功能），数据选择器和译码器的功能扩展建议读者掌握。
6. 第五章的题目往往就是分析触发器电路画波形图，或者存储器相关计算（以及识别存储器点阵图中的与门阵列和或门阵列，列写数据表等）。触发器电路分析主要基于触发器的逻辑功能和触发方式，首先根据触发方式确定动作可能发生的位置以及可能影响动作的输入信号范围，然后根据逻辑功能确定动作。这种题目要特别注意异步的 CLK 和置位/置零信号。建议铅笔、直尺作图。
7. 第六章必考的计数器电路分析题目，这种题目往往难度不大，但是存在一些易错点，包括置数/置零的同步/异步等。这道题目是作业中出错率较高的题目，专门挑选出来提醒大家注意。
8. 第四章的两个难点之一，详见第一章“考点总结”。
9. 第六章时序逻辑电路分析，难度一般，主要是要细致审题，比如本题要求列状态转换表，不可只画状态转换图。
10. 第七章的题目基本上都是这样考察，要能识别题目所给的电路是哪种类型的电路，并熟练掌握三类电路关键参数的计算。
11. 第八章的常规考点，除此以外还要掌握误差分析。
12. 第八章的常规考点，除此以外还要掌握误差分析。
13. 第四章组合逻辑电路设计题目，本题难度较大。首先考察第一章码制，需要读者掌握 8421 码和格雷码编码规则；接下来考察用中规模器件——译码器设计逻辑函

数， n 位译码输入的译码器可以设计多输出的 n 变量逻辑函数，由于本题要求设计 5 变量逻辑函数，因此需要 5 位译码输入的译码器，而题目提供的是 3 位译码输入的译码器，所以需要对译码器进行功能扩展。这种隐式考察功能扩展的题目建议读者理解，并掌握译码器和数据选择器的功能扩展方法。

14. 第六章时序逻辑电路设计题目，本题难度略大。首先考察逻辑抽象，这是近几年考题中很少着重考察的，也是时序逻辑电路设计的难点之一；接着考察基于 JK 触发器的设计，建议掌握习题课介绍的方法；最后画电路图的时候要注意题目中限定的触发方式。

9.4 2023 年秋季学期

1. (4 分) 用公式法求逻辑函数式 $Y(A, B, C, D) = A'B'C + A'B'CD' + AC'D + BC'D + C'D$ 的最简与或非式，并写出其对偶式。


2. (6 分) 试用卡诺图化简法对一组多输出逻辑函数进行化简。

$$Y_1(A, B, C, D) = AB' + A'C + C'D' + D$$



$$Y_2(A, B, C, D) = A'(CD' + C'D) + BC'D + AC'D + A'CD'$$

$$Y_3(A, B, C, D) = ((A' + B')D)' + (A'B' + BD)C' + A'BC'D + D'$$

3. (4 分) 用 74HC03 中 2 个漏极开路与非门及 74HC00 中的 4 个与非门构成电路如图所示，试确定上拉电阻 R_p 的取值范围。并简要介绍描述 CMOS 门电路的动态特性的重要参数。已知 $V_{DD} = 5\text{ V}$ ，OD 门输出低电平 $V_{OL(\max)} = 0.33\text{ V}$ 时的输出电流 $I_{OL(\max)} = 4\text{ mA}$ ，输出高电平 $V_{OH(\min)} = 4.4\text{ V}$ 时漏电流 $I_{OZ} = 5\mu\text{A}$ ，负载门高电平和低电平输入电流最大值 $I_{IH(\max)} = I_{IL(\max)} = 1\mu\text{A}$ 。




4. (4 分) CMOS 电路如图所示，试写出其输出逻辑函数式。




5. (6 分) 译码器的真值表如下表所示, 试用 74HC138 实现该译码器。74HC138 的功能表和框图如下所示。

D	C	B	A	Y_0	Y_1	Y_2	Y_3	Y_4	Y_5	Y_6	Y_7	Y_8	Y_9
0	0	0	0	0	1	1	1	1	1	1	1	1	1
0	0	0	1	1	0	1	1	1	1	1	1	1	1
0	0	1	0	1	1	0	1	1	1	1	1	1	1
0	0	1	1	1	1	1	0	1	1	1	1	1	1
0	1	0	0	1	1	1	1	0	1	1	1	1	1
1	0	0	0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	1	1	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	1	0	1	1
1	0	1	1	1	1	1	1	1	1	1	1	0	1
1	1	0	0	1	1	1	1	1	1	1	1	1	0

S_1	$S_2' + S_3'$	A_2	A_1	A_0	Y_0'	Y_1'	Y_2'	Y_3'	Y_4'	Y_5'	Y_6'	Y_7'
0	×	×	×	×	1	1	1	1	1	1	1	1
×	1	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0




6. (6 分) 由 JK 触发器组成的触发器电路如图所示，请简要介绍描述该触发器的动态特性的参数。假设触发器的初始状态都为“0”，试画出 Q_0 、 Q_1 端对应的电压波形。




7. (6 分) 请用两片 74161 和一片二输入与非门设计一个 24 进制计数器，要求采用两种不同的方法。四位同步二进制计数器 74161 的功能表如下


CLK	R'_D	LD'	EP	ET	工作状态
×	0	×	×	×	置零
↑	1	0	×	×	预置数
×	1	1	0	1	保持
×	1	1	×	0	保持, $C = 0$
↑	1	1	1	1	计数



8. (8 分) 组合逻辑电路如图所示。请写出逻辑函数式，分析其实现的功能。




9. (8 分) 由 JK 触发器构成的时序逻辑电路如图所示，试写出该电路的驱动方程、状态方程和输出方程，画出状态转换图，并分析电路的功能。




10. (6 分) 由集成施密特 CMOS 与非门电路组成的脉冲占空比可调多谐振荡器如图所示。设电路中 R_1 、 R_2 、 C 及 V_{DD} 、 V_{T+} 、 V_T 的值已知。

- (1) 定性画出 v_C 及 v_O 波形；
- (2) 写出输出信号 v_O 频率表达式。



11. (6 分) 在如图所示的倒 T 形电阻网络 D/A 转换器中, 设 $R_f = R$, 外接参考电压 $V_{REF} = -10\text{ V}$, 为保证 V_{REF} 偏离标准值所引起的误差小于 $\text{LSB}/2$, 试计算 V_{REF} 的相对稳定度应取多少?




12. (6 分) 某双积分 A/D 转换器中计数器为十进制计数器, 最大计数容量为 $(3000)_{10}$ 。已知计数时钟频率 $f_{CP} = 30\text{ KHz}$, 积分器中 $R = 100\text{ k}\Omega$, $C = 1\text{ }\mu\text{F}$, 输入电压 v_I 的变化范围为 $0 \sim 5\text{ V}$, 试求:

- (1) 第一次积分时间 T_1 ;
- (2) 积分器的最大输出电压 $|V_{Omax}|$;
- (3) 当 $V_{REF} = 10\text{ V}$, 第二次积分计数器计数值 $\lambda = (2500)_{10}$ 时, 输入电压的平均值 V_I 为多少?

13. (10 分) 某雷达站有三部雷达 A 、 B 、 C ，其中 A 和 B 功率消耗相等， C 的功率是 A 的两倍。这些雷达由两台发电机 X 和 Y 供电，发电机 X 的最大输出功率等于雷达 A 的功率消耗，发电机 Y 的最大输出功率是 X 的 3 倍。要求用或非门设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以最节约电能的方式启、停发电机。

14. (14 分) 某计数器的输出波形如下图所示。



- (1) 列出状态转换表，并说明该电路的功能；
- (2) 用 T 触发器实现该计数器，要求能够自启动，写出驱动方程，状态方程，并为其添加进位输出的输出方程；
- (3) 画出电路图。

解析

1. 这道题目考察逻辑函数化简，由于指明了方法，读者必须使用公式法进行化简。逻辑函数化简题目请注意题目要求化简的形式，如本题要求给出最简与或非式，不能想当然地给出最简与或式结束。另外考察了对偶定理，建议读者掌握逻辑代数基本定理的内容和应用。
2. 多输出逻辑函数化简的解题方法已经在两次习题课中详细介绍了，详见第一章“考点总结”，这道题目作为练习。
3. 第三章的两个考点之一，需要读者熟练记忆两组公式，一个是 OD 门上拉电阻（本题），一个是功耗相关（作业）。
4. 第三章的两个考点之一，建议读者熟练掌握本书中介绍的 CMOS 电路识图的两种方法。
5. 这道题目考察基于中规模芯片的组合逻辑电路设计，基于 n 位输入的译码器可以生成 n 变量的所有最小项。
6. 第五章的题目往往就是分析触发器电路画波形图，或者存储器相关计算（以及识别存储器点阵图中的与门阵列和或门阵列，列写数据表等）。触发器电路分析主要基于触发器的逻辑功能和触发方式，首先根据触发方式确定动作可能发生的位置以及可能影响动作的输入信号范围，然后根据逻辑功能确定动作。这种题目要特别注意异步的 CLK 和置位/置零信号。建议铅笔、直尺作图。另外本题还考察了触发器动态参数的概念，建议了解。
7. 第六章必考的计数器电路分析题目，这种题目往往难度不大，但是存在一些易错点，包括置数/置零的同步/异步等。另外本题限制了门电路的使用，需要合理设计“合数分解”和置数/置零信号的使用。
8. 本题考察组合逻辑电路分析，同时包含第四章的两个难点之一——组合逻辑电路功能分析，详见第一章“考点总结”。
9. 第六章时序逻辑电路分析，难度一般，主要是要细致审题，比如本题要求列状态转换表，不可只画状态转换图。
10. 第七章的题目基本上都是这样考察，要能识别题目所给的电路是哪种类型的电路，并熟练掌握三类电路关键参数的计算。
11. 第八章的常规考点，除此以外还要掌握误差分析。
12. 第八章的常规考点，除此以外还要掌握误差分析。
13. 第四章组合逻辑电路设计题目，难度较小，但一定要注意逻辑抽象问题。

14. 第六章时序逻辑电路设计题目，本题难度略大。首先考察逻辑抽象，这是近几年考题中很少着重考察的，也是时序逻辑电路设计的难点之一；接着考察基于 JK 触发器的设计，建议掌握习题课介绍的方法；最后画电路图的时候要注意题目中限定的触发方式。本题作者特别设计了用波形图提供触发方式的信息，这一点在习题课上也有强调。

9.5 2024 年秋季学期

1. (4 分) 用公式法求逻辑函数式 $Y = AC + B'C + BD' + CD' + A(B + C') + A'BCD' + AB'DE$ 的最简或与式。

2. (6 分) 请对下面一组多输出逻辑函数进行化简。


$$Y_1(A, B, C, D) = \sum m(0, 8, 9, 10, 11, 14, 15) + d(1, 3, 4)$$

$$Y_2(A, B, C, D) = \sum m(0, 2, 3, 6, 7, 10, 11, 12, 13, 15) + d(8, 9)$$

$$Y_3(A, B, C, D) = \sum m(0, 1, 3, 5, 7, 10, 11, 12, 13, 14, 15) + d(2, 6)$$

3. (4 分) 已知 CMOS 门电路的电源电压 $V_{DD} = 5\text{ V}$ ，静态电源电流 $I_{DD} = 2\mu\text{A}$ ，输入信号为 200 kHz 的方波（上升时间和下降时间可忽略不计），负载电容 $C_L = 200\text{pF}$ ，功耗电容 $C_{pd} = 20\text{pF}$ ，试计算它的静态功耗、动态功耗、总功耗和电源平均电流。



4. (4 分) CMOS 电路如图所示，试写出其输出逻辑函数式。



5. (6 分) 试用两片双 4 选 1 数据选择器 74HC153 和 3 线-8 线译码器 74HC138 接成 16 选 1 数据选择器。以下分别为 74HC138 的功能表和框图、四选一数据选择器功能表以及 74HC153 的框图。



S_1	$S'_2 + S'_3$	A_2	A_1	A_0	Y'_0	Y'_1	Y'_2	Y'_3	Y'_4	Y'_5	Y'_6	Y'_7
0	×	×	×	×	1	1	1	1	1	1	1	1
×	1	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0

S'	A_1	A_0	Y
1	×	×	0
0	0	0	D_0
0	0	1	D_1
0	1	0	D_2
0	1	1	D_3




6. (6 分) 试用双 4 选 1 数据选择器 74HC153 设计 8421 码和格雷码转换电路，其中控制信号 $P = 0$ 时实现 8421 码转换格雷码， $P = 1$ 时实现格雷码转换 8421 码。

S'	A_1	A_0	Y
1	×	×	0
0	0	0	D_0
0	0	1	D_1
0	1	0	D_2
0	1	1	D_3





7. (6 分) 若将电平触发 SR 触发器的 Q 与 R 、 Q' 与 S 相连, 如图所示。试画出在 CLK 信号作用下 Q 和 Q' 端的电压波形。已知 CLK 信号的宽度 $t_w = 4t_{pd}$ 。其中 t_{pd} 为门电路的平均传输延迟时间, 假定 $t_{pd} \approx t_{HHL} \approx t_{piH}$ 。设触发器的初始状态为 $Q = 0$ 。




8. (6 分) 如图所示电路是由两片同步十进制计数器 74160 组成的计数器, 试分析这是多少进制的计数器, 两片之间是几进制。同时给出用整体置零法基于四位同步二进制计数器 74161 设计与题图相同进制计数器的方案。同步十进制计数器 74160 和四位同步二进制计数器 74161 的功能表相同, 如下所示。


CLK	R'_D	LD'	EP	ET	工作状态
$\times$	0	$\times$	$\times$	$\times$	置零
$\uparrow$	1	0	$\times$	$\times$	预置数
$\times$	1	1	0	1	保持
$\times$	1	1	$\times$	0	保持, $C = 0$
$\uparrow$	1	1	1	1	计数




9. (8 分) 组合逻辑电路如图所示。请写出逻辑函数式，分析其实现的功能。



10. (16 分) 由 JK 触发器构成的时序逻辑电路如图所示，试写出该电路的驱动方程、状态方程和输出方程，画出状态转换图，分析电路的功能并说明该电路能否自启动。你的 crush 希望你在实验室搭建该电路瞧瞧，但不巧的是实验室只剩下 T 触发器了，请你联系课程所学满足 crush 的心愿吧。




11. (6 分) 画出如图所示电路中 v_{O1} 、 v_{O2} 的波形，并计算 v_{O1} 输出脉冲的宽度和 v_{O2} 输出波形的周期。当 $V_{cc} = 12\text{ V}$ 时，555 定时器输出的高、低电平分别为 11 V 和 0.2 V ，输出电阻小于 100Ω 。



12. (6 分) 若某并联比较型 A/D 转换器输出数字量为 8 位，并采用如图所示的量化电平划分方法，试问最大的量化误差是多少？在保证 V_{REF} 变化时引起的误差 $\leq \frac{1}{2}\text{LSB}$ 的条件下， V_{REF} 的相对稳定度 $\left(\frac{\Delta V_{REF}}{V_{REF}}\right)$ 应为多少？

输入信号	二进制代码	代表的模拟电压
1 V	111	$7\Delta=14/15(\text{V})$
13/15 V	110	$6\Delta=12/15(\text{V})$
11/15 V	101	$5\Delta=10/15(\text{V})$
9/15 V	100	$4\Delta=8/15(\text{V})$
7/15 V	011	$3\Delta=6/15(\text{V})$
5/15 V	010	$2\Delta=4/15(\text{V})$
3/15 V	001	$1\Delta=2/15(\text{V})$
1/15 V	000	$0\Delta=0(\text{V})$

13. (6 分) 如图所示电路由 D/A 转换器 AD7520、同步十六进制计数器 74HC161 和多谐振荡电路组成的波形发生电路。外接 $2R$ 电阻的阻值与倒 T 形电阻网络中的 $2R$ 电阻阻值相同。石英晶体的谐振频率为 1MHz 。试画出输出电压 v_O 的波形, 标明波形上各点电压的幅度, 并计算输出波形的周期。



14. (10 分) 请使用 CLK 低电平有效的主从 JK 触发器设计一个穆尔型电路，完成从 8421BCD 码到余三码的转换。串行输入 X 为 8421BCD 码，低位在前；串行输出 Y 为余三码，也是低位在前。当最高位码元输入后，电路回到初始状态，等待处理下一个码字。8421BCD 码和余三码转换关系如下表所示。

十进制数	8421 码	余 3 码
0	0000	0011
1	0001	0100
2	0010	0101
3	0011	0110
4	0100	0111
5	0101	1000
6	0110	1001
7	0111	1010
8	1000	1011
9	1001	1100

解析

1. 这道题目考察逻辑函数化简，由于指明了方法，读者必须使用公式法进行化简。逻辑函数化简题目请注意题目要求化简的形式，如本题要求给出最简或与式，不能想当然地给出最简与或式结束。
2. 多输出逻辑函数化简的解题方法已经在两次习题课中详细介绍了，详见第一章“考点总结”，另外本题加入了无关项，请读者认真思考。
3. 第三章的两个考点之一，需要读者熟练记忆两组公式，一个是功耗相关（本题），一个是 OD 门上拉电阻（作业）。
4. 第三章的两个考点之一，建议读者熟练掌握本书中介绍的 CMOS 电路识图的两种方法。
5. 这道题目考察中规模芯片的功能扩展，这是这门课程四大难题之一，建议读者理解/记忆常用芯片功能扩展方法。
6. 这道题目考察基于中规模芯片的组合逻辑电路设计。建议读者结合 8421 码和格雷码转换方法，思考本题是否有简单的设计方案。
7. 第五章的题目往往就是分析触发器电路画波形图，或者存储器相关计算（以及识别存储器点阵图中的与门阵列和或门阵列，列写数据表等）。本题特别考察了动态特性的影响。
8. 第六章必考的计数器电路分析题目，本题特别考察了计数器电路分析和设计的结合。另外，本题特别考察了矩形轮廓符号识图，这是容易被忽略的。
9. 本题考察组合逻辑电路分析，同时包含第四章的两个难点之一——组合逻辑电路功能分析，详见第一章“考点总结”。
10. 本题以时序逻辑电路分析为基础，拓展考察了不同逻辑功能触发器的转换，为读者提供了理解该考点的具象途径。
11. 第七章的题目基本上都是这样考察，要能识别题目所给的电路是哪种类型的电路，并熟练掌握三类电路关键参数的计算。
12. 第八章的常规考点，除此以外还要掌握误差分析。
13. 第八章的题目可能会和计数器、波形发生器等结合，此外本题特别考察了石英晶体电路。
14. 本题考察了时序逻辑电路设计中的逻辑抽象、最简 JK 驱动方程、电路结构与触发方式关系、穆尔型电路设计等考点，难度较大。

9.6 2025 年秋季学期

1. 不定项选择题。每小题 2 分，多选或少选 1 个可得 1 分。

(1) 和最小项 m_{2025} 互为逻辑相邻项的是 ()

A. m_{2024}

B. m_{2026}

C. m_{2027}

D. m_{2028}

(2) 若逻辑函数 $F'(A, B, C) = \sum m(1, 3, 5, 6)$ ，则 F 的对偶式 F^* 为 ()。

A. $F^* = \sum m(1, 2, 4, 6)$

B. $F^* = \sum m(0, 2, 4, 7)$

C. $F^* = \prod M(0, 2, 4, 7)$

D. $F^* = \prod M(1, 3, 5, 6)$

(3) 以下可以将输出端并联实现线与逻辑的是 ()。

A. 三态门


B. 传输门

C. 漏极开路输出门

D. 二极管与门


(4) 以下电路中当单独一个输入状态改变时存在竞争-冒险现象的是 ()。

A. $F_1 \cdot F_2$




B. 已知数据选择器的逻辑函数式为：

$$Y = [D_0 A_1' A_0' + D_1 A_1' A_0 + D_2 A_1 A_0' + D_3 A_1 A_0] \cdot S$$



C. $F_1 \oplus F_2$



D. 扭环形移位寄存器的反馈电路

(5) 关于触发器电路下列说法正确的是（ ）。

- A. 相同逻辑功能的触发器动作特点相同
- B. 凡是采用主从结构的触发器一定是脉冲触发
- C. 课堂学习的四种逻辑功能的触发器中 JK 触发器的功能最强
- D. 触发器的电路结构和逻辑功能之间不存在固定的对应关系

(6) 下列叙述中，最确切的说法是（ ）。

- A. ROM 和 PLA 实现的函数均用最小项之和式描述
- B. ROM 和 PLA 实现的函数分别用最小项之和式和最简与或式描述
- C. ROM 和 PLA 实现的函数分别用最简与或式和最小项之和式描述
- D. ROM 和 PLA 实现的函数均用最简与或式描述

(7) 实现同一功能的 Mealy 型同步时序电路比 Moore 型同步时序电路所需要的（ ）。

- A. 状态数目更多
- B. 状态数目更少
- C. 触发器更多

D. 触发器更少

(8) 欲产生序列信号 11010111, 则至少需要 () 级触发器。

A. 2


B. 3

C. 4


D. 5

(9) 下列由 555 定时器构成的电路中具有定时功能的是 ()。

A. 图中 555




B. 图中 555(1)



C. 上图中 555(2)

D. 图中 555



(10) 关于数模与模数转换, 下列概念正确的是 ()。


A. 逐次逼近型模数转换器进行一位转换需要的时间与待转换的模拟电压值有关

B. 一个数模转换电路能够正常的工作, 它的实际输出值与理论输出值之间的差值必须小于分辨率的一半

- C. 并行比较型模数转换器的转换速度是指从模拟电压加到电压比较器到编码器获得稳定的二进制码输出所需要得时间
- D. 集成模数转换电路多采用权电容的译码方案，它的输出电压与电容的大小相关，电容值越大，输出的电压越大。

2. 填空题。每空 1 分，共 20 分。

- (1) 2025_{10} 的二进制表达是_____，对应的格雷码是_____。
- (2) 直接将 $Y = AB' + A'C + B'C'D$ 转换为对应的或与式为_____。
- (3) 某电路在正逻辑约定下的逻辑函数式为 $F^+ = (AC' + B'C') \odot (AC'D + BD')$ ，则其在负逻辑约定下的逻辑函数式为 $F^- =$ _____。
- (4) 已知与非门的电压传输特性，输入特性和输出特性曲线如图所示（注意图 (c) 和图 (d) 中横轴分别表示 I_{OH} 和 I_{OL} ），则高电平噪声容限 $V_{NH} =$ _____，低电平噪声容限 $V_{NL} =$ _____，扇出系数 $N =$ _____。描述动态特性的参数除了上述外，还有_____等。



- (5) 衡量存储器性能的主要指标包括_____和_____。
- (6) 要用 PROM 同时实现以下逻辑函数 $Y_1 = A + A'B$ 、 $Y_2 = (AC'E + B'F) \oplus (CG' + BI')$ 和 $Y_3 = AM + A'N + MNPQ$ ，则该 PROM 的应该有_____条地址线。
- (7) 由 555 定时器组成的电路中，电压控制端与地之间接一个电容的作用是_____。
- (8) 在本课程学习的各种电路中，欲将宽 $1\mu s$ 的脉冲转换成宽 $1ms$ 的脉冲应该采用_____，要把三角波转换为同频率的矩形波应该采用_____。
- (9) 衡量 DAC 和 ADC 性能的指标主要包括_____和_____。
- (10) A/D 转换一般包括_____、_____、_____、_____四个过程。

3. (6 分) 当设计有多个输出变量的逻辑电路时，如果适当考虑它们可能存在的公共项式，会比对它们进行分别设计更经济。给定逻辑函数


$$Y_1(A, B, C, D) = \sum m(0, 8, 9, 10, 11, 14, 15)$$

$$Y_2(A, B, C, D) = \sum m(0, 2, 3, 6, 7, 10, 11, 12, 13, 15)$$

$$Y_3(A, B, C, D) = \sum m(0, 1, 3, 5, 7, 10, 11, 12, 13, 14, 15)$$


试用最少的门电路且门电路输入端的数目最少来实现该逻辑电路，并指出你所用到的门电路数目及门电路总的输入端数目各是多少（设输入变量为双轨制，即既有原码又可以有反码输入）。

4. (6 分) 试分析如下 CMOS 电路图，给出其对应的逻辑图，并画出波形图。




5. (8 分) 某逻辑电路的输入与输出均为四位二进制无符号数，输入 X 为 $X_3X_2X_1X_0$ ，输出 Y 为 $Y_3Y_2Y_1Y_0$ ，它们之间满足如下关系：当 $X \leq 3$ 时， $Y = X^2$ ，当 $3 < X < 8$ 时， $Y = 2X$ ，当 $X \geq 8$ 时， $Y = X - 3$ 。试用 3 线-8 线译码器 74LS138 设计该电路，功能表和框图如下。


S_1	$S'_2 + S'_3$	A_2	A_1	A_0	Y'_0	Y'_1	Y'_2	Y'_3	Y'_4	Y'_5	Y'_6	Y'_7
0	×	×	×	×	1	1	1	1	1	1	1	1
×	1	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0



6. (8 分) 用示波器测得某电路板上—触发器 CP 及 Q 波形如图所示，显然 Q 端波形不是仅受 CP 影响，请分析 $\overline{R}_D$ 及 $\overline{S}_D$ 两端可能存在何种信号，同时列举并解释描述该触发器动态特性的参数。




7. (8 分) 试分析如图所示由 JK 触发器组成的时序逻辑电路，写出驱动方程、状态方程、输出方程，画出状态转换图，说明电路实现了什么功能。接下来，你的 crush 邀请你去数字电路实验室搭建该电路，但不巧的是，实验室里只有 T 触发器了。这时 crush 提出建议进行触发器转换，请你根据 JK 触发器和 T 触发器的转换关系，写出如图电路每个 JK 触发器驱动方程对应 T 触发器的驱动方程。



8. (8 分) 试用下降沿触发的 JK 触发器设计一个串行码制变换器。输入 X 为 8421BCD 码，串行输入，低位在前；输出 Y 为余三码，串行输出，也是低位在前。当最高位码元输入后，变换器回到初始状态，等待处理下一个码字。


- (1) 画出状态转换图；
- (2) 求电路的状态方程、输出方程和驱动方程；
- (3) 画出逻辑电路图。

9. (6 分) 如图所示电路是用 AD7520 组成的双极性输出 D/A 转换器。AD7520 倒 T 形电阻网络中的电阻 $R = 10\text{k}\Omega$ 。为了得到 $\pm 5\text{V}$ 的最大输出模拟电压，在选定 $R_B = 20\text{k}\Omega$ 的条件下， V_{REF} 、 V_B 应各取何值？为保证 V_{REF} 偏离标准值所引起的误差 $\leq \frac{1}{2}\text{LSB}$ ，允许 V_{REF} 的最大变化 ΔV_{REF} 是多少？ V_{REF} 的相对稳定度 $\left(\frac{\Delta V_{\text{REF}}}{V_{\text{REF}}}\right)$ 应为多少？若输出端随着输入二进制数的变化呈现无规律变化，请分析其原因。



10. (10 分) 如图所示为一跳频信号发生器，其中 CB555 为 555 定时器，74LS194 为四位双向移位寄存器，74LS160 为十进制加法计数器。

- (1) CB555 构成什么功能电路？
- (2) 当 2 K 的滑动电阻处于中心位置时，求 CP2 频率？
- (3) 当 74LS194 的状态为 0001，画出 74LS160 的状态转换图，说明它是几进制计数器，并求输出 Y 的频率。
- (4) 已知 74LS194 工作在循环右移状态，当它的状态为 0001，画出 74LS194 的状态转换图；
- (5) 试说明电路输出 Y 有哪几种输出频率成份？每一频率成份持续多长时间？



解析

近两年开始数电期末考试会发生一些题型方面的变化，2024 秋增加了填空题，预计 2025 秋还会增加选择题。为此，作者在采购的考研题库的启发下设计了一些选择和填空题，帮助考生理解数电课程的选择题和填空题可以有哪些命题方式。

1. 不定项选择题。

- (1) 考察最小项的基本概念、逻辑相邻以及十进制和二进制的转换。
- (2) 考察最小项之和标准型、反函数（反演定理）、对偶定理。
- (3) 考察线与、OD 门-漏极开路输出门。
- (4) 考察竞争-冒险，同时各个选项依次考察门电路构成的组合逻辑电路分析、中规模组合逻辑电路分析、ROM 电路分析和常见移位寄存器的反馈电路。
- (5) 考察触发器相关基本概念，围绕两大基本特性（逻辑功能和触发方式）。
- (6) 考察 ROM 和 PLA 的工作原理。
- (7) 考察时序逻辑电路基本概念。
- (8) 考察序列信号发生器的设计。
- (9) 考察第七章所学三种电路的识图和功能掌握。
- (10) 考察 DAC 和 ADC 基本概念。

2. 填空题。

- (1) 考察数制转换（强调脚注），以及二进制码和格雷码的转换。
- (2) 考察逻辑函数式不同形式之间的转换，注意不能变形（例如化简）。
- (3) 考察正负逻辑的基本概念、二者关系以及对偶定理。
- (4) 考察门电路动态特性。
- (5) 考察存储器基本概念。
- (6) 考察 ROM 的基本概念、逻辑函数公式法化简。
- (7) 考察 555 定时器应用电路基本概念。
- (8) 考察脉冲整形电路的功能。
- (9) 考察 DAC 和 ADC 基本概念。
- (10) 考察 ADC 的基本概念。

3. 考察多输出逻辑函数化简，蕴含卡诺图法化简。

4. 考察 CMOS 电路识图（本题侧重考察真值表法）、逻辑函数不同形式的转换。

5. 考察算术运算电路的一般性设计、基于中规模芯片的设计（包含功能扩展）。
6. 考察触发器电路分析（比较新颖的点在于这道题是逆过程分析）、触发器动态特性基本概念。
7. 考察时序逻辑电路分析、触发器转换（用到 T 触发器驱动表）。
8. 考察时序逻辑电路设计，侧重考察逻辑抽象和 JK 触发器最简驱动方程求解（用到 JK 触发器驱动表，或者逻辑对照卡诺图分块化简）。
9. 考察 DAC 电路基本计算、参考电压稳定度分析和误差分析。
10. 考察 555 电路构成的多谐振荡器分析、移位寄存器电路和计数器电路分析。这种不同章节梦幻联动的考察方式是出题老师偏爱的。

花斑斑 留在爱你的路

往年试卷解析

<https://www.bilibili.com/video/BV1Ye4y1V7fa/>


勘误：画状态转换图的时候遗漏了标注状态变量；计数器题目的波形图给的答案是错的，1111 和 1100 的次态应为 0000；多谐振荡后面标注的高电平宽度是 $2/3$ 而非 $1/3$ 。

考前强化练习

这一章节中的内容为作者担任课程助教期间在考前为同学们准备的强化练习题目，具体来讲，作者在了解考试出题老师信息后结合对其出题风格的了解以及对其本学期教学课件的分析，加上通过和本学期在其班级学习的朋友的沟通了解该老师在课堂上讲解内容的偏好、考前复习对考纲的分析把握，做出了一些基于经验的预测。一句话来说就是，押题，哈哈哈哈哈哈哈哈。不过作者更愿意通过这种形式分享一种应试策略，供感兴趣的同学们参考。还有其他不方便在这里写出的，作者会在本学期的习题课介绍，欢迎读者届时出席。

11.1 2023 秋季学期

1. 对于带符号位的三位二进制数来说，-0 的补码应该为_____。
2. 试利用对偶定理，证明吸收律 $A + A'B = A + B$ 成立。
3. 请根据逻辑图画出波形图，写出逻辑函数式，并利用公式法对其进行化简。




4. 请用公式法将逻辑函数 $Y_3 = AC + B'C + BD' + CD' + A(B + C') + A'BCD' + AB'DE + A((B + C''))'$ 化简成最简与或非式。
5. 请写出 $Y_1 \oplus Y_2$ 的最简或非或非式。

$$Y_1(A, B, C, D) = \sum m(0, 1, 5, 7, 8, 10, 14) + \sum d(3, 9, 11, 15)$$

$$Y_2(A, B, C, D) = \sum m(0, 2, 7, 13, 15) + \sum d(1, 3, 4, 5, 6, 8, 10)$$

6. 在某高校的电路实验课上老师要求大家搭建如下图所示电路并分析其逻辑功能，粗心的小帅在搭建电路时不小心将输入端 B 悬空了，那么请你预测输出 Y 应该为_____。



7. 请指出描述 CMOS 反向器抗干扰能力的参数，并简要说明其计算方法。
8. 请列举描述 CMOS 反向器动态特性的参数，并简要说明其含义。
9. 请使用双四选一数据选择器 74HC153 和必要的门电路设计逻辑函数 $Y = BC' + ABC'E + B'(A'D' + AD)' + B(AD' + A'D)$ 和逻辑函数 $Z = AC + AC'D + AB'E'F + B(D \oplus E) + BC'DE' + BC'D'E + ABE'F$ 。
10. 某高校网安学院举办了一场信息安全对抗赛，邀请了三位资深裁判，当主裁判或者两个副裁判同时宣布该选手拿到 flag 时该选手通过此次比赛。请用门电路设计此裁判电路，并分析其是否存在竞争-冒险现象，并指出一般地消除竞争-冒险的方法有哪些。如果该电路存在竞争-冒险现象，请修改你的设计使其不存在竞争-冒险。
11. 根据采用的存储单元工作原理不同，随机存储器可以分为_____。
12. 四位同步二进制计数器 74161 功能表如下，请使用置零法将其构成九进制计数器，标注出进位输出，并画出时序图。

CLK	R_D'	LD'	EP	ET	工作状态
$\times$	0	$\times$	$\times$	$\times$	置零
$\uparrow$	1	0	$\times$	$\times$	预置数
$\times$	1	1	0	1	保持
$\times$	1	1	$\times$	0	保持, $C = 0$
$\uparrow$	1	1	1	1	计数

13. 请使用串行进位的方式由同步十进制计数器 74160（功能表同 74161）构成 31 进制加法计数器。
14. 给定 3 线-8 线译码器 74LS138 和 4 位二进制同步加法计数器 74LS161 以及与非门，要求组成 12 节拍顺序脉冲发生器。
15. 某工厂采购人员向你订制一个串行数据检测器。要求连续输入 3 个或 3 个以上的 1 时输出为 1，其它情况下输出为 0，同时希望电路尽可能可靠地工作。请你使用 JK 触发器完成电路设计，写出驱动方程、状态方程和输出方程，并画出逻辑图。

16. 请说明时序逻辑电路中竞争-冒险现象的成因，并判断一个命题“一般认为存储电路的竞争-冒险现象仅发生在异步时序电路中”。
17. 在时序逻辑部分我们经常看到 CLK 但并未解释他从何而来，学习了第七章以后，请简述获得矩形脉冲的途径有哪些。
18. 某一测量仪器中有一个 DAC，若要求其精度小于 0.05%，试问应选多少位的 DAC？
19. 在使用逐次逼近型 ADC 时，常常在 DAC 的输出加上 $-\Delta/2$ 的偏移量，请解释原因。
20. 对于双积分型 A/D 转换器，
 - (1) 若被检测信号的最大值为 $V_{I(\max)} = 2\text{ V}$ ，要能分辨出的输入电压的变化为 $\leq 2\text{ mV}$ ，则应选择多少位的 A/D 转换器？
 - (2) 设时钟脉冲的频率为 32 KHz ，若要求采样时间为 31 ms ，则计数器应预置的初值为多少？
 - (3) 若输入电压大于参考电压值，则转换过程会出现什么现象？
21. 某“三位半”ADC 的精度为 $0.005\%FSR$ ，则其输出最大误差为多少。

11.2 2024 秋季学期

1. $(2025.0108)_D = (\rule{1.5cm}{0.4pt})_B$ 。
2. 四位有符号二进制数中原码和补码相同的有 个。
3. 十进制数 520.1314 对应的 BCD 码是 。
4. 格雷码的特点是 ，排在第 2025 位的格雷码是 。
5. 已知逻辑函数 $Y = AC + B'C + BD'$ ，则 $Y^D = \rule{1.5cm}{0.4pt}$ 。
6. 无关项包含 和 ，二者的区别在于 。
7. 逻辑函数 $Y = A + B'C + BD'$ 的“或非-或非”式是 。
8. 数字电路对于元器件参数精度和供电电源稳定度的要求低于模拟电路的主要原因是 ，提高数字电路运算精度常用方法是 。
9. 二极管门电路的两个严重缺点分别是 、 。二极管门电路仅仅用作集成电路内部的逻辑单元，而不用在集成电路的输出端去驱动负载电路的原因是 。
10. CMOS 电路输入端噪声容限指的是 。
11. 描述 CMOS 反向器动态特性的常见参数包括 、 、 和 。
12. OD 门的常用功能包括 、 和 。
13. 传输门的常用功能包括 和 。
14. 三态门输出的三种状态包括 、 和 。
15. 三态门的常用功能包括 、 和 。
16. CMOS 电路输入端保护要注意 和 ，输出端保护要注意 、 和 。
17. 组合逻辑电路在功能上的共同特点是 。
18. PLA 由 、 和 组成。
19. 竞争-冒险现象指的是 ，消除竞争-冒险现象的常用方法包括 、 、和 。

20. 通常将_____的电路叫做存储单元，将_____的电路叫做寄存器，将_____的电路叫做存储器。
21. 半导体电路中常用的存储单元可以分为_____、和_____两大类，二者的核心元件分别是_____和_____。
22. 根据_____不同，可以将存储器分为随机存储器和只读存储器，二者区别在于_____。根据采用的存储单元不同，随机存储器可以进一步分为_____、和_____。只读存储器可以分为_____、_____和_____。
23. 触发器的两个最重要的特性分别是_____和_____，二者的概念分别是_____和_____。
24. 触发器按照触发方式可以分为_____触发器、_____触发器和_____触发器，三者的抗干扰能力依次递增。
25. 触发器的动态特性有_____、_____、_____和_____。
26. 衡量存储器性能的两个最重要指标分别是_____和_____。
27. 只读存储器和随机存储器相比，各自的优势分别在于_____和_____。
28. 存储器按照制造工艺可以分为_____和_____。
29. ROM 的电路结构包括_____、_____和_____。
30. 256×8 位的 ROM 芯片的地址线有_____条，数据线有_____条。现在要用它实现 1024×16 位的 ROM 芯片，需要_____片，实现方式为_____。
31. 根据输出信号的特点，可以将时序逻辑电路分为_____和_____。
32. 环形计数器的状态利用率为_____，扭环形计数器的状态利用率为_____。
33. 顺序脉冲发生器实现方案包括_____和_____，二者的特点分别是_____、_____。其中特别地，扭环形计数器 + 译码器的方案不存在竞争-冒险现象。
34. 序列信号发生器实现方案包括_____和_____。
35. 存储电路的竞争现象指的是_____，竞争-冒险现象指的是_____。
36. 获取矩形脉冲的途径包括_____、_____。

37. 描述矩形脉冲的重要参数包括_____、_____和_____等。
38. 施密特触发电路的特点包括_____和_____。
39. 施密特触发电路的重要参数包括_____、_____和_____。
40. 施密特触发电路的应用包括_____、_____和_____。
41. 单稳态电路的特点包括_____、_____和_____。
42. 单稳态触发电路的重要参数包括_____、_____和_____。
43. 单稳态触发电路的应用包括_____、_____和_____。
44. 集成单稳态电路常见分类_____和_____。
45. 多谐振荡电路的特点是_____。
46. 多谐振荡电路的重要参数包括_____、_____和_____。
47. 多谐振荡电路的应用是_____。
48. 环形振荡电路的工作原理是_____，振荡周期是_____。
49. 石英晶体多谐振荡器的输出脉冲频率取决于_____。
50. 衡量数模转换电路性能优劣的主要指标是_____和_____。
51. DAC 按照工作原理可以分为_____和_____。
52. ADC 按照工作原理可以分为_____和_____。
53. 权电阻网络 DAC 的优点是_____，缺点是_____。
54. 用来描述 DAC 转换精度的指标包括_____和_____。
55. DAC 转换误差包括_____、_____和_____，他们的特点分别是_____、_____和_____。
56. DAC 建立时间指的是_____。
57. ADC 的流程是_____、_____、_____、_____。

58. 并联比较 ADC 的优点是_____，缺点是_____。
59. 逐次逼近 ADC 的优点是_____，缺点是_____。
60. 双积分型 ADC 的优点是_____，缺点是_____。
61. 用来描述 ADC 转换精度的指标包括_____和_____。

很想给你写封信 告诉你这里的天气

答疑汇总

12.1 十进制转换二进制小数部分“乘不尽”需要保留 n 位有效数字应该做几次乘法？

- 如果题目有说明保留 n 位，则执行 n 次乘 n 取整得到 n 位，作为最终的结果；
- 如果题目说明误差不超过某个给定的误差阈值 err_{th} （例如，0.1），则计算产生相应误差的位是多少位得到 n ，转换为上述问题；
- 如果题目没有说明，保留 3 位即可。
- 注意，二进制没有“四舍五入”之类的说法，题目要求保留几位就是做几次乘法，不要多乘一位然后讲“进位”。

12.2 真值表列写的时候输入变量的顺序是否有要求（比如 $A_3A_2A_1A_0$ 按照下标降序）？

无要求，书写的时候原则上可以任意排列，不过一般的参考答案貌似是有下标降序排列的习惯，所以建议大家作业、考试的时候按照这样的顺序书写（单纯是从方便助教批改角度出发，当然这样也会避免考试改卷的时候一些粗心的助教看错导致改错）。

12.3 公式法化简的过程书写（考试批改标准）？

- 不需要每一步都按照教材介绍的基本公式完整地展示代入过程；
- 不能只给出最终结果——这样无法判断你是否是用了公式法；
- 综上所述，适当给出部分推导过程，能看出来一些公式的使用即可。


12.4 教材课后 2.24 题（多输出逻辑函数化简）的要求是什么？

首先，我们明确逻辑函数最简与或式标准为：在与或逻辑式中，若其中包含的乘积项已经最少，而且每个乘积项的因子也最少，称为最简与或逻辑式。

这里，多输出逻辑函数化简问题的设定为：在允许重用公共项的情况下，将多个逻辑函数视作整体化简，使得最终整体中乘积项最少，而且每个乘积项的因子也最少。


12.5 电路图上的圆圈

12.5.1 三种和反相器类似的图形符号分别表示什么含义



其中图 (a) 和图 (b) 都表示反相器，(c) 从逻辑功能上看就可以当成一条导线。同学对于 (b) 中圆圈画在输入端有一些疑问，认为这个是否和“低电平有效”有关，事实上，在门电路中出现的圆圈并不需要多想，就把这里当成有一个反相器即可。对于 (c) 同学有疑问，为什么会有这样的东西出现在电路中，这就要从另一个角度来看了。我们使用反相器的时候，常常是利用其逻辑功能，获得一个逻辑变量的反变量，但实际上，在一些应用中，反相器也被用来作为延迟模块（第三章介绍了逻辑门的动态特性）、缓冲器（第三章介绍常见逻辑门的时候有提及，忘记了的话可以去翻教材），因此一种可能的理由是，(c) 由两个串联的反相器组成，用来为这条支路提供额外的时延（配合其他支路）或者提供缓冲且不影响逻辑功能（只用一个反相器也可以提供缓冲，但是也带来了逻辑变量本身的变化）。这里只是给了一些可能的解释，作为本课程学习来说，作者认为应该已经够用了。如果读者还有兴趣探索，可以查阅一些电子电路相关文献。

12.5.2 中规模芯片图形符号中的圆圈表示什么含义




以我们熟悉的 3 线-8 线译码器为例。从逻辑框图中我们看到，这款芯片的输入端有两个圆圈，输出端有八个圆圈。其中，输入端的圆圈我们习惯上称为“低电平有效”，即当该输入为低电平时功能被触发，芯片能够正常工作，这一点可以从功能表上看出（对应地，功能表里相应的变量用反变量表示）。

S_1	$S'_2 + S'_3$	A_2	A_1	A_0	Y'_0	Y'_1	Y'_2	Y'_3	Y'_4	Y'_5	Y'_6	Y'_7
0	×	×	×	×	1	1	1	1	1	1	1	1
×	1	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0

而输出端的圆圈则表示反变量输出，即输出变量为框图内标注变量的反变量。

然而，也存在一些特例。例如，集成单稳态 74121 芯片。



从 74121 的逻辑框图上我们可以看到输入变量 A_1 、 A_2 处都有一个圆圈，但我们观察其功能表可以发现，输入变量 A_1 、 A_2 并没有用反变量表示。

输入			输出	
A_1	A_2	B	v_O	v_O'
0	x	1	0	1
x	0	1	0	1
x	x	0	0	1
1	1	x	0	1
1	↓	1	⌋	⌋
↓	1	1	⌋	⌋
↓	↓	1	⌋	⌋
0	x	↑	⌋	⌋
x	0	↑	⌋	⌋

事实上，这里的圆圈并不表示“低电平有效”，而是强调通过 A_1 、 A_2 触发时的方式为下降沿触发。

12.5.3 触发器电路 CLK 的圆圈

严格来讲，触发器并不属于中规模逻辑芯片，但事实上这里 CLK 输入端的圆圈和中规模芯片的“低电平有效”是类似的。触发器 CLK 输入端的圆圈表示，该触发器的动作特点和 CLK 输入端不含有圆圈的触发器的动作特点是恰好相反的。具体地，对于电平触发的触发器， CLK 不含有圆圈表示高电平触发，触发器在 CLK 高电平期间接受输入并作相应动作，而 CLK 含有圆圈则表示低电平触发，触发器在 CLK 低电平期间接受输入并作相应动作；对于边沿触发的触发器， CLK 不含有圆圈表示上升沿触发，触发器在 CLK 上升沿到来时刻接受输入并作相应动作， CLK 含有圆圈表示下降沿触发，触发器在 CLK 下降沿到来时刻接受输入并作相应动作；对于脉冲触发的触发器， CLK 不含有圆圈表示正脉冲触发，主触发器在 CLK 高电平期间接受输入并作相应动作，从触发器在 CLK 下降沿到来时刻根据主触发器的状态进行动作， CLK 含有圆圈表示负脉冲触发，主触发器在 CLK 低电平期间接受输入并作相应动作，从触发器在 CLK 上升沿到来时刻根据主触发器的状态进行动作。

12.6 考试关于芯片需要掌握哪些

课程中接触到的中规模芯片，除了 74121 和 AD7520，考试都会给出功能表，只需要会识别功能表即可。

12.7 555 的内部逻辑图会给吗

往年情况来看，除了 15-16 那套卷子以外都给了。建议读者理解“考点总结”中作者分享的关于如何识别第七章的电路的方法。

12.8 如何理解二极管不同等效模型？

最近一些同学问关于【数电-二极管等效模型】【模电-双极型晶体管 BJT 的不同等效模型和单极型晶体管 FET 的不同等效模型】的理解，个人建议从“转化”的思想和“抓住主要矛盾和矛盾的主要方面”的方法论维度理解该问题。

- 【转化】学习是渐进式的，逐渐接触不熟悉的问题并将其变成熟悉的问题。在这个问题上，半导体电路，即非线性直流电路的分析，是我们不熟悉的。而我们熟悉线性直流电路分析，所以，一种自然的思路是，能不能把非线性直流电路分析转化为线性直流电路分析。

- 【抓住主要矛盾和矛盾的主要方面】既然谈到了转化，那就涉及建模问题，而且往往，特别是在该问题上，是需要利用近似手段进行建模。所谓近似，就是以不完全等价的代价换取分析的便利。值得注意的是，这里的不完全等价是有要求的，即近似分析不能带来过大误差。所以，一般地，要分析待近似量和其地位等同的量之间的关系，在达到可接受限度的时候方可进行。以二极管为例，其等效模型的元素主要是和外电路（利用戴维南定理，等效为一个电源和一个电阻）中的电源和电阻相比，根据相应的量是否存在显著量级差异，于是有了三种不同的等效模型。
- 另外多说一点模电的部分，BJT 和 FET 放大电路分析也是相同的道理，其转化线性直流电路分析的方式可以简洁概括为“在管子的输入特性曲线上一点处做一阶泰勒展开”，其中该点被大家称为静态工作点，Q 点。所以放大电路分析就可以建模为两步走流程：1. 假设管子工作在放大区，利用放大区的直流等效模型代替管子，接入电路分析，得到 Q 点，验证是否确实在放大区，如果是，2. 利用交流小信号等效模型代替管子接入电路分析，得到题目所需要的参数（电压电流增益，输入输出电阻，带宽等等）。
- 一点点经验是，无论数电还是模电，其难点主要在于，这类课程的特殊性。在此之前大家熟悉的都是理论性的课程，而这种电路课往往是大家第一次接触工程性课程，所以需要转变学习方法。个人建议，利用解决生活中实际问题的思想和方法论，来理解数电模电中遇到的难题。也欢迎有兴趣的同学一起讨论交流。

12.9 什么是高阻态？

CMOS 电路分析实际上就是分析给定输入电平下输出电平（从而可列写真值表得到逻辑函数），而每一个未知电平的确定都是来自于该点和确定电平之间的同路（可以按照叠加原理来理解）。当某个节点与之相连的所有同路都开路（在 CMOS 电路里面就是相关支路上管子截止），那么该点的电平就是不确定的（可以受到电磁干扰，0，1 皆有可能），这时候称该输出点呈现高阻态。

结合其形成过程以及导致的结果分析，该点电位既然可 0 可 1，那么联想一下第二章学过的概念“无关项”这样，在逻辑函数的一种表达“波形图”里，对应时刻就用 $\times$ 来表达，即，在一段时间区间内，画上一些 $\times$ 。而常见地，在另一种表达，逻辑函数式里面，我们约定用 Z 来表示。同时注意，如果分析出来出现高阻态，这个是必须要写的，否则扣分。

12.10 分析 CMOS 电路的题目遇到了输出高阻态应该怎么写逻辑函数

如果分析出电路的输出包含高阻态的话，在写逻辑函数的时候就用 Z 表示，画图的时候用 $\times$ 表示。

12.11 TTL 不考察？

TTL 门电路不在考察范围内，但注意是 TTL 门电路的分析以及相关计算不考，如果题目需要用到 LS 系列芯片是可以的，因为这时候我们仅仅讨论其逻辑功能（只和最后编号相关，至于其是 LS 还是 HC 都不影响）。

12.12 OD 门和 CMOS 电路在管子参数基本一致的情况下传输延迟时间有何区别？

- CMOS 电路的状态切换靠导通的上拉管或者下拉管，二者参数基本对称，且导通电阻较小，所以传输延迟较小且低 $\rightarrow$ 高和高 $\rightarrow$ 低基本一致。
- OD 门状态切换分别靠上拉电阻和管子，上拉电阻的阻值（几千欧）远大于导通的管子（几十欧，近似导线，这也是为什么不允许 CMOS 电路输出并联或者接固定电平），所以其高 $\rightarrow$ 低和 CMOS 基本一致，低 $\rightarrow$ 高则长得多。

12.13 TTL 输入负载效应，什么算大/小电阻？

一般来说，大于 $2K$ 的算大电阻（此时等效高电平输入），而小于 700 欧的则看成小电阻（此时等效低电平输入），这可以结合负载特性曲线分析得到。

但是做题时候不可能去分析这个，一般也不会给管子的曲线，那如果不了解这个结论，应该怎么解决该问题？事实上，我们清楚出题人这样出题肯定是想考这个考点，而实际这个阈值应该和管子有关，不同的管子参数是不同的。而题目并没有给任何关于管子的信息，那么，他一定不会给你模棱两可的临界值，即，他要么给你一个明显大电阻（比如教材图的几十千欧），或者给你一个明显的小电阻（例如几十欧）。

12.14 对于 MOS 管来说，其实 S 和 D 是对称的，那么怎么识别 S 和 D 呢？

- 对于画出来衬底 B 的，这种一般在电路图里会把衬底和 S 连接在一起（也有例外，例如传输门），这样你可以通过观察哪个和 B 连接判断哪个是 S；
- 如果没有画出衬底，那么看有没有箭头，如果带箭头，那么有箭头的端子是 S；
- 其他情况，去看哪个点的电平是确定的，确定的话说明他是 S，然后有了 GS 以后就可以判断该开关的状态，这是从开关电路设计角度出发。如果从本质出发，可以去看 DS 的电位差，对于 N 管来说，电位高的是 D，低的是 S；对于 P 管电位高的是 S，低的是 D。

12.15 MOS 管低电平输出特性为什么是“ V_{OL} 随 I_{OL} 的增加而提高； V_{OL} 随 V_{DD} 的增加而下降”？

- 直观理解：NMOS 导通时存在导通电阻 R_{on} ，负载电流 I_{OL} 越大，通过这个电阻产生的压降越大，节点电压 V_{OL} （就是输出的低电平）就越高。当供应电压 V_{DD} 增大时，NMOS 的栅源压 V_{GS} 增大导致等效 R_{on} 下降，因此在相同的 I_{OL} 下压降变小， V_{OL} 降低。
- 形式化：NMOS 在输出很低、工作在线性区时近似满足

$$I_{OL} \approx k \left[(V_{GS} - V_{th}) V_{DS} - \frac{1}{2} V_{DS}^2 \right],$$

其中 $k = \mu_n C_{ox} \frac{W}{L}$ ， $V_{GS} \approx V_{DD}$ ，且把 $V_{DS} = V_{OL}$ 。当 V_{OL} 比较小时可忽略二次项，得到近似线性关系

$$I_{OL} \approx k (V_{DD} - V_{th}) V_{OL}$$

于是

$$V_{OL} \approx \frac{I_{OL}}{k (V_{DD} - V_{th})}$$

12.16 MOS 管高电平输出特性为什么是 V_{OH} 随 $|I_{OH}|$ 的增加而下降； V_{OH} 随 V_{DD} 的增加而提高？

和低电平输出特性同理。

12.17 教材课后 4.27 题出现 74LS283 芯片但无功能表，只提供了 74HC283，二者功能表一样吗？

芯片命名解析 74-表示民用芯片 LS-表示是 TTL 电路构成的 HC-表示是 CMOS 电路构成的剩下的数字编号则是基于功能例如 283 为加法器（如果这个数字编号相同，则表示是相同逻辑功能的芯片，功能表就是一样的）。

12.18 芯片真值表里面的输入 A'_0 是什么意思，是 A_0 加上一个反向器取反吗？电路图中 Q 和 A_0 通过导线连接，到底是 $A_0 = Q$ 还是 $A'_0 = Q$ ？

先说结论，这个对应框图中输入带一个圆圈，并不表示反向器，而是表示输入“低电平有效”，即输入为低电平时芯片按照设定逻辑工作给出有效输出（例如，编码器对当前输入进行编码）。

下面说在实际解题时怎么做。我给学电路的朋友说得最多的建议之一就是“理解黑盒子模型”，可以结合数学里的“函数”或者编程语言（例如 C）里面的“函数”。当你用它的时候，它的内部实现对你来说不重要，你只需要知道，它的输入输出关系是什么，为了得到想要的输出应该如何输入。至于分析，则是“代入”的问题，就是编程中大家遇到的 =（变量赋值）。在如图所示的典型电路里面，变量 Q 和 A_0 通过导线连接，二者电位相同，对应逻辑函数中赋值输入变量 $A_0 = Q$ ，其他输入同理，然后代入函数，即可得到输出。在遇到输入低电平有效的芯片时候，不要纠结到底是 A 还是 A' ，看功能表的时候，这个输入都统一看成一个逻辑变量，是不是某个变量的反变量。

12.19 芯片真值表里面的输入是 A' ，为什么框图里面画的是 A ？


框图内部不标注'，低电平有效通过输入框图外有圆圈来标识。

12.20 SR 触发器电路分析出“不定”状态波形图应该怎么画

在波形图中相应的时间区间内写上“不定”二字即可。

12.21 SR 锁存器的约束条件下的输出与“不定”状态的理解

SR 锁存器有两种常见的电路结构，分别是用或非门和与非门实现。
或非门组成的 SR 锁存器电路结构如图




对应的特性表

S_D	R_D	Q	Q^*
0	0	0	0
0	0	1	1
1	0	0	1
1	0	1	1
0	1	0	0
0	1	1	0
1	1	0	0
1	1	1	0

其中加粗表示的为受约束的输入。

与非门组成的 SR 锁存器电路结构如图



对应的特性表

S'_D	R'_D	Q	Q^*
1	1	0	0
1	1	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
0	0	0	1
0	0	1	1

其中加粗表示的为受约束的输入。

以或非门结构的 SR 锁存器为例. 当输入 S_D 和 R_D 为 1 的时候, 由或非门真值表可知, 此时 $Q = Q' = 0$ 。此时我们可以发现, 这样的状态是和我们的设计想法违背的 (如果正常工作情况下, Q 和 Q' 的状态应该是相反的), 这一情况也应该引起我们的注意。此时我们分析, 当输入撤去的时候 (输入为高电平有效, 撤去输入即是指, 有效电平消失, $S = R = 0$), 无法判断锁存器次态是 $Q = 1, Q' = 0$ 还是 $Q = 0, Q' = 1$, 即此时锁存器的状态是不确定的, 也就是我们所说的“不定”状态, 也是我们不希望出现的状态 (作为电路设计者, 我们希望电路能够按照我们的设计进行工作, 即每一个状态转变都应该是按照既定路线行进的, 而不应该出现一个设计者无法预期的状态), 此时对应的输入就是约束输入, 也就是 SR 锁存器的约束条件。

此时我们再分析, 当约束输入出现后, 紧接着的输入是有效置位信号, 比如输入置 1 信号 ($S = 1, R = 0$), 此时可以发现, 次态仍然是确定的, 按照置位信号, $Q = 1, Q' = 0$ 。

在上面的分析过程中我们发现, 当输入为约束输入的时候, 锁存器的状态是确定的, 只不过不是正常工作状态 (因为 $Q = Q'$)。而如果当约束输入出现后, 紧接着有效输入全部撤去, 当且仅当这种情况, 才会出现我们说的“不定”状态。而如果约束输入以后, 并没有把有效输入全部撤去, 比如输入置 1 信号 ($S = 1, R = 0$), 则次态仍然是确定的。以上分析也适用于 SR 触发器。

另外, 在实际考试中我们需要基于框图分析, 那么考虑到为了确定 $SR = 11$ 时电路状态, 摆在我们面前的一个问题就是, 如何确定电路中的 SR 锁存器是与非门结构还是或非门结构。对于锁存器来说, 输入端低电平有效的为与非门结构, $SR = 11$ 时 $Q = Q' = 1$; 输入端高电平有效的为与或非门结构, $SR = 11$ 时 $Q = Q' = 0$ 。对于触发器来说, 工程实际中用的和教材上的一样, $SR = 11$ 时 $Q = Q' = 1$ 。

12.22 脉冲 JK 触发器为何存在“一次翻转”?

一定要注意, “脉冲” (触发方式) 和 “JK” (逻辑功能) 缺一不可。

事实上, 这个问题是因为主从 JK 触发器中, 存在从触发器输出回到主触发器输入

的反馈,导致主触发器(SR)在(从触发器)0状态只能接受保持(00)或者置1(10),(从触发器)1状态只能接受保持(00)或者置0(01)。形式上, $Q_{\text{主}}^* = (JQ'_{\text{从}}) + (KQ_{\text{从}})'Q_{\text{主}}$, 这就会存在从触发器对 JK 输入的屏蔽现象。例如当 $Q_{\text{主}} = Q_{\text{从}} = 0$ 时, 在有效脉冲区间, $Q_{\text{主}}^* = J + Q_{\text{主}}$, 若出现一次翻转到达 $Q_{\text{主}} = 1$, 则此后 $Q_{\text{主}}^* = 1$, 即始终保持高电平不变, 即不会再翻转。而当 $Q_{\text{主}} = Q_{\text{从}} = 1$ 时, 在有效脉冲区间, $Q_{\text{主}}^* = K'Q_{\text{主}}$, 若出现一次翻转到达 $Q_{\text{主}} = 0$, 则此后 $Q_{\text{主}}^* = 0$, 即始终保持低电平不变, 即不会再翻转。

12.23 SR 触发器输入 11 了为什么答案不是“不定”呢?

- SR=11 时, 状态是确定的(但不是正常工作状态 0 状态或 1 状态) $Q = Q' = 1$ (与非门构成的 SR 锁存器) 或者 $Q = Q' = 0$ (或非门构成的 SR 锁存器)。
- SR=11 后紧跟着 SR=00, 此时状态“不定”, 画图的时候直接写“不定”两个字即可。
- SR=11 后跟着 SR=10 或 SR=01, 状态仍然是确定的, 分别是 1 状态和 0 状态。
- 对于电平触发的 SR 触发器, 如果有效电平期间 SR=11 后 CLK 有效电平消失, 此时和上面所述“SR=11 后紧跟着 SR=00”是一类问题。另外, 电平触发的 SR 触发器 SR 高电平有效, 电路结构如教材所示(使用与非门构成的 SR 锁存器), 在 SR=11 时 $Q = Q' = 1$ 。

12.24 “不定”在画波形图时如何表达?

在波形图上相应时间区间内写“不定”二字即可。

下面讨论一下,“不定”和第三章学习的“高阻态”为什么画图的时候不一样。所谓不定并不是电路工作状态是不确定的, 而是根据不同支路的建立速度, 由速度快的决定最终的一个确定的状态(但是我们如果不去测量并不清楚会变成什么样子)。而高阻态是指, 电路中某一点没有和固定电平形成连接, 处于“悬空”状态, 这个点的电位会根据空中电磁波的干扰处于一个随机的状态, 可能会随时发生各种变化, 即无规律时变。所以大家在画图的时候要注意, 高阻态在波形图中用 $\times$ 表示, 即 0、1 皆可, 完全不定; 而 SR 锁存器/触发器的“不定”状态其实是电路正常工作的“确定”状态 0、1 之一, 只是我们不知道实际电路建立时具体会是哪个, 所以, 用“不定”表示, 就在图上相应时间区间写上“不定”二字即可。


12.25 主从触发器都是脉冲触发吗?

不一定, 只有主从 SR 结构的一定为脉冲触发。反例, 主从 D 触发器实现了边沿触发的 D 触发器。

12.26 触发器从逻辑图上怎么识别是同步输入还是异步输入

由于我们一般遇到的都是触发器的图形符号表达，所以主要说明如何在图形符号中识别同步输入和异步输入。在末尾部分我们会简要说明如何在触发器的电路结构图中识别同步输入和异步输入。

在触发器的图形符号中，为了表达同步输入和对应的时钟信号的关系，会在时钟信号输入处做编号，而在对应同步输入处使用同一编号。如图所示，在这个电平触发的 SR 触发器的图形符号中，C1 表示这个时钟信号编号为 1，1S 和 1R 表示两个输入 S、R 是受到编号为 1 的时钟信号 C1 控制。



对于异步输入，由于其不受时钟信号控制，所以在其输入处没有编号。观察是否有编号即可区分同步输入和异步输入，并确定同步输入和时钟信号的对应关系。

12.27 只有一个 S_D 或者 R_D

首先说明，对于这类触发器中， S_D 是异步置位输入， R_D 是异步置零输入。

异步置位输入 S_D 的特性表

S_D	Q	Q^*
0	0	0
0	1	1
1	0	1
1	1	1

异步置零输入 R_D 的特性表

R_D	Q	Q^*
0	0	0
0	1	1
1	0	0
1	1	0

从原则上讲，分析触发器电路的方法是对照触发器特性表来完成。但有时候题目并没有给出这种异步置位输入和异步置零输入的特性表，所以需要我们掌握。

一种逻辑分析的思路是，如果同时出现 S_D 和 R_D ，我们就知道可以当作 SR 锁存器来处理（这里简述一种理解异步输入的观点，就是异步输入 S_D 和 R_D 作用下的触发器可以看作 SR 锁存器，因为其不受时钟信号控制，即随时可以作用，而且作用方式——特性表，和 SR 锁存器的特性表是一致的）。但如果只出现一个，一种想法是，我们试图确定那个没有出现的输入的取值。

以一种情况为例，比如我们考虑只有异步置零输入 R_D 的情形。这时，我们考察对应的 S_D 应该是什么值。对于单一变量有两种可能，并且由于没有作为输入出现，那么我们“虚拟”出的 S_D 应该始终保持两种取值中的一种。考虑到

- SR 锁存器存在输入约束 ($SR=0$)
- 异步置零输入 R_D 可能为 0，也可能为 1

所以我们认为，我们“虚拟”出的 S_D 应该始终保持 0 才能满足要求。这时，我们再分析这一电路的时候，就可以按照同时出现 S_D 和 R_D ——即 SR 锁存器分析（并且 $S_D = 0$ ）。

如果我们观察触发器电路图，我们会发现，异步输入的特征是直接加在输出级门电路上（这也就是在电路结构图中区分同步输入和异步输入的方法），这也符合我们之前的分析——异步输入具有最高优先级，而对于触发器电路来说，输入的优先级体现在和输出之间的“距离”。（这个分析只是一种理解方式，希望能够帮助读者理解相关问题）。

12.28 为什么教材例题十进制计数器设计六进制计数器的 时候进位输出在 100 时产生了？

关于计数器的进位输出问题，实际上就是时序逻辑电路功能扩展问题。进位输出的作用是指示下一级电路发生动作，因此需要根据“希望下一级按照什么规则动作”来设计当前芯片的进位输出。和触发器电路部分学习的一致，进位输出可能通过有效电平或者动作沿来驱动下一级。例如教材六进制计数器在 100 的时候进位输出信号变成 1 并不是画错了，这样的进位信号和在 101 的时候变成 1（惯性思维）有一个共同点是，下降沿相同。因此，这样设计进位输出很可能是靠下降沿驱动下一级电路。

12.29 译码器的功能扩展是否可以自己用门电路搭成译码器对每一片的 $S1$ 进行筛选

从逻辑功能上是可行的，但是从电路设计角度看这并不是最优解。教材上给出了 3 线-8 线译码器的功能扩展方式，其使用的额外门电路更少，并且保留了原有的控制输入端方便进一步扩展。这些原则希望读者在解决功能扩展问题时能够记住。

12.30 门电路/芯片的输出端在考试时候的处理

按照题目的要求进行标注输出，例如进位输出（一般一个一分）。

没有用到的输出千万不要处理，留在那里就好（注意和输入的区别，每个输入都需要处理）。如果不小心对输出并联或者连接到固定的电平，那么恭喜你可以准备点肉串借着管子吃烧烤了。

在我们这门课学习过的门电路中，只有 OD 门和三态门可以并联。

12.31 画波形图的时候是否需要画时间线

不是必要的，但在关键时间节点处画时间线是一个好习惯，可以帮助我们减少出错概率，同时方便阅读，避免不必要失分。

12.32 CLK 是输入信号吗

不是， CLK 是触发信号（即使有时候习惯上称其为时钟输入）。

12.33 电路图中交叉线彼此是否连接应该如何判断

如果有实心圆圈表示交叉线在交叉处彼此相连，反之则表示不相连。

12.34 有的计数器电路里面进位输出看起来很奇怪

事实上，我们要理解，进位信号的功能是用来触发高位片的动作。例如，采用边沿触发，则只需要保证恰好在需要动作处产生动作沿的都可以作为进位信号。

12.35 时序逻辑电路设计中驱动方程的化简是否需要建模为多输出逻辑函数化简

不需要，我们只需要将其建模为一般的逻辑函数化简，即单独得到每个驱动方程的最简与或式就是标准答案了。这是由于该问题的工程实际决定的。

12.36 画状态转换图/表以及时序图的时候无效状态要不要画

在画状态转换图/表的时候，所有状态都要画。在画时序图的时候只需要画有效循环。

12.37 在最小项之和的标准型中一个最小项同时以无关项出现怎么办

由无关项的定义可知，按照无关项处理。

12.38 门电路如果输入悬空怎么办

对于二极管门电路和 TTL 门电路，由于存在输入端负载效应，输入悬空相当于高电平输入。对于 CMOS 门电路，输入端悬空时会因为静电感应导致击穿，电路无法正常工作。

12.39 什么时候算得上最简

组合逻辑电路部分，逻辑门个数最少即为最简。时序逻辑电路部分，触发器数量最少，逻辑门数量尽可能少（我们求解驱动方程的时候得到最简与或式即可）。

12.40 做题遇到写逻辑函数式必须给出最简形式吗

首先说这个问题答案是否定的。一般地，如果题目明确要求“化简”，这类是必须要给出相应最简形式的。对于组合逻辑电路设计中要求使用逻辑门的情形，我们也要求给出相应最简形式；而如果使用中规模器件，则通过分析器件的功能表将逻辑函数式转换为对应形式即可（例如，要求用译码器设计，则列写真值表后写出逻辑函数式写作最小项之和形式）；对于使用 PLA 情形和中规模器件中译码器类似。对于时序逻辑电路设计中要求使用触发器的情形，对驱动方程最简没有强制要求，只是建议给出化简后的结果。对于逻辑函数式不同形式转换，只需要按照课堂所学转换方式得到相应形式的逻辑函数式即可。

那么，作者在这里提出另一个问题：最简就是最好吗？我们这门课以第二章为基础，而第二章讲逻辑函数的时候重点讲解了逻辑函数的化简方法，作业题目中相关考点也频繁出现。作者在初学的时候就在思考，是不是逻辑函数出现的时候就应该化简，或者说化简的逻辑函数才是好的。但到了第四章，作者遇到了竞争冒险现象这一概念，学习了

该问题的成因以及解决方案时突然意识到，原来最简并不一定是最好的（比如，竞争冒险的一个解决方案是修改逻辑函数增加冗余项）。结合电子学课程中遇到的种种，作者加深了对“合适的才是最好的”这一命题的认识。也希望将这一点思考分享给读者。

12.41 计数器电路画图的时候需要画出锁存器吗

不需要，因为现在的计数器已经将用于保证鲁棒性的锁存器模块集成在芯片内部。

12.42 在电路图中看到连续两个反向器是干什么用的

从逻辑功能上讲，连续两个反向器的输出和输入是相同的逻辑函数，即不改变逻辑功能。一般地，这样的设计的目的可能是：引入延迟；作为缓冲级。

12.43 555 定时器构成的电路中，电压控制端和地之间接一个电容的作用是什么

防止外部电磁干扰导致电压波动，保证参考电压的稳定性。具体来说，加一个小电容（通常为 $0.01\mu F$ ）可以形成一个低通滤波器，有效滤除高频噪声。

课程基础知识整理

数字逻辑电路课程中第三章第七章尽管不是重点，但是历年初学者容易遇到困难的地方也是考试容易丢分的地方，此外难度较小的第八章也是考试失分重灾区。经多年教学经验积累，发现问题主要原因在于电路基础薄弱。为此，作者专门用一个章节来介绍这门课程中需要用到的电路基础知识。

13.1 线性直流电路稳态分析

1. 电流，真实方向和参考方向。

- 电流定义为单位时间内通过导体横截面的电量，其数学定义式为

$$\text{单位: 安培 (A)} \quad i = \lim_{\Delta t \rightarrow 0} \frac{\Delta q}{\Delta t} = \frac{dq}{dt} \quad \begin{array}{l} \text{单位: 库仑(C)} \\ \text{单位: 秒(s)} \end{array}$$

- 电流的真实方向规定为正电荷运动的方向。
- 在分析电路时，一些复杂电路中的电流方向是难以预先确知的，因此人们提出参考方向的概念。参考方向是任意假设的电流的方向，基于此对电路进行分析，当得到的电流结果为正说明真实方向和参考方向一致，当得到的电流结果为负说明真实方向和参考方向相反。
- 电流参考方向的三种表示
 - (1) 用双下标表示：如 i_{ab} ，电流的参考方向由 a 点指向 b 点；
 - (2) 用箭头表示：箭头指向为电流的参考方向。
- 关于参考方向的几点说明：
 - (1) 参考方向的设定是任意的，分析电路前必须标明；
 - (2) 参考方向一经设定，不可随意更改，也无需更改（其结果为正负都有实际意义）。

2. 电压，真实方向和参考方向。

- 电场力把单位正电荷从一点移动到另一点所作的功，其数学定义式为

$$\text{单位: 伏特 (V)} \quad u = \frac{dw}{dq} \quad \begin{array}{l} \text{单位: 焦耳(J)} \\ \text{单位: 库仑(C)} \end{array}$$

- 电压参考方向的三种表示

- (1) 用正负极性表示：由正极指向负极的方向为电压的参考方向；
- (2) 用双下标表示：如 u_{ab} ，电压的参考方向由 a 点指向 b 点；
- (3) 用箭头表示：箭头指向为电压的参考方向。

3. 电位。

- 任选一点 p 作为参考点，电路中某点与参考点之间的电压称为该点的电位，用 φ 表示。电位的单位：V。
- 参考点的电位一般选为零，所以，参考点也称为零电位点。
- 电压的真实方向规定为从高电位指向低电位的方向。
- 两点之间的电压等于这两点的电位之差。

4. 关联参考方向。

- 元件上的电流和电压采用相同的参考方向，称之为关联参考方向，反之则为非关联参考方向。
- 在计算功率的时候使用计算式 $p = ui$ ，如果采用关联参考方向表示消耗的功率，反之表示发出的功率。

5. 电路结构。

- 支路：每个二端元件称为一条支路。
- 节点：若干支路的联接点。

6. 基尔霍夫电流定律（简称 KCL）

- 第一种表述：在集中参数电路（实际电路的尺寸远小于其工作频率所对应的波长）中，任一时刻流出（或流入）任一节点的支路电流代数和等于零，即

$$\sum i_k = 0 \quad (i_k \text{ 表示第 } k \text{ 条支路电流})$$

- 第二种表述：任一时刻，流出任一节点电流的代数和等于流入该节点电流的代数和，即

$$\sum i_{\text{流出}} = \sum i_{\text{流入}}$$

- 在含有 n 个节点的电路中，任意 $n-1$ 个节点的 KCL 方程是一组独立方程，这些节点称为独立节点。在使用 KCL 分析电路时只需要列出独立方程组即可。

7. 基尔霍夫电压定律（简称 KVL）

- 第一种表述：在集中参数电路中，任一时刻沿任一回路各支路电压的代数和等于零，即

$$\sum u_k = 0 \quad (u_k \text{ 表示第 } k \text{ 条支路电压})$$

- 第二种表述：沿任一回路，各支路电压降的代数和等于电压升的代数和，即

$$\sum i_{\text{电压降}} = \sum i_{\text{电压升}}$$

- 设电路有 b 条支路 n 个节点，独立 KVL 方程的个数等于 $b - (n - 1)$ 。

8. 电阻。


- 欧姆定律：线性二端电阻，其端口电压与电流之间成正比关系。
- 等效电阻求解方法：串并联等效；无源电阻网络外加电压求电流；有源电阻网络开路电压除以短路电流。

9. 节点电压法。

- 任选一点作为参考点，其它各点与参考点之间的电压称为该点的节点电压。以 $n-1$ 个节点电压为待求量，对 $n-1$ 个节点列写 KCL 方程。
- 与电流源串联的电阻不列入节点电压方程。
- 若电路中存在纯电压源支路，则该支路的电流不能用支路电导与相关节点电压之积来表示。为解决这类问题，须对节点电压法进行修正，建立所谓的改进节点电压法——对纯电压源支路的电流用未知量表示，同时根据电压源特性列补充方程。

10. 运算放大器

- 理想运放的端口特性——“虚短虚断”



理想运放的电路符号 (a) 国标符号；(b) 国际通用符号

图 13.1: 理想运放的符号

- (1) 输入电流 $i^- = i^+ = 0$ 。电流为零，相当于开路，所以此性质称为虚断。
- (2) 输入电压 $u^- = u^+ = 0$ 。电压相等，相当于短路，所以此性质称为虚短。

- 含理想运放电路的分析方法——节点电压法

11. 齐性定理。

- 在只有一个激励 X 作用的线性电路中，设任一响应为 Y ，记作 $Y = f(X)$ ，若将该激励乘以常数 K ，则对应的响应 Y' 也等于原来响应乘以同一常数，即 $Y' = f(KX) = Kf(X) = KY$ 。

12. 叠加定理。

- 在线性电路中，由几个独立电源共同作用产生的响应等于各个独立电源单独作用时产生相应响应的代数叠加。
- 叠加定理只适用于线性电路，不适用于非线性电路。
- 在各分电路中，不作用的电压源置零，相当于短路；不作用的电流源置零，相当于开路。
- 电路中所有电阻和受控源保留不动。
- 各响应分量叠加时，其参考方向与原电路响应参考的方向一致时取正，否则取负。
- 叠加定理针对的电学量是电流和电压，不适用于功率。

13. 等效电源定理。

- 戴维南等效定理：线性含源一端口网络的对外作用可以用一个电压源串联电阻的电路来等效代替。其中电压源的源电压等于此一端口网络的开路电压，而电阻等于此一端口网络内部各独立电源置零后所得无独立源一端口网络的等效电阻。
- 诺顿等效定理：线性含源一端口网络的对外作用可以用一个电流源并联电导的电路来等效代替。其中电流源的源电流等于此一端口网络的短路电流，而电导等于此一端口网络内部各独立源置零后所得无独立源一端口网络的等效电导。这一定理称为诺顿定理，所得电路称为诺顿等效电路。
- 特殊情形：当 $G_i = 0$ 时只存在诺顿等效电路； $R_i = 0$ 时只存在戴维南等效电路。

13.2 线性动态电路暂态过程的时域分析

1. 电路量的初始值的确定。

- 电容电压

$$q(0_+) = q(0_-)$$

$$u_C(0_+) = u_C(0_-)$$

称为换路定律。

- 电感电流

$$\Psi(0_+) = \Psi(0_-)$$

$$i_L(0_+) = i_L(0_-)$$

称为换路定律。

- 除 u_C 、 i_L 之外各电压电流初始值的确定：

$$(1) \text{ KCL: } \sum i(0_+) = 0;$$

$$(2) \text{ KVL: } \sum u(0_+) = 0;$$

$$(3) \text{ 电阻元件: } u_R(0_+) = Ri_R(0_+);$$

$$(4) \text{ 在 } t = 0_+ \text{ 瞬间电容相当于电压源, 电感相当于电流源。}$$

- 电路成为直流电路，可用分析直流电路的方法求解。

- 总结：

$$(1) \text{ 由换路前电路求 } u_C(0_-) \text{ 和 } i_L(0_-);$$

$$(2) \text{ 由换路定律, 确定 } u_C(0_+) \text{ 和 } i_L(0_+);$$

$$(3) \text{ 作 } 0_+ \text{ 等效电路电容用电压等于 } u_C(0_+) \text{ 的电压源置换, 电感用电流等于 } i_L(0_+) \text{ 的电流源置换;}$$

$$(4) \text{ 由 } 0_+ \text{ 电路求所需的 } u(0_+) \text{ 和 } i(0_+)。$$

2. 一阶电路的零状态响应。

- 电路中储能元件的原始储能为零，仅由独立电源作用引起的响应称为零状态响应。
- 一阶 RC 电路在直流电源作用下的零状态响应




图 13.2: 一阶 RC 电路在直流电源作用下的零状态响应

- (1) 根据 KVL 列出 $t > 0$ 时电路的微分方程：

$$RC \frac{du_C}{dt} + u_C = U_s$$

由微分方程理论可知，此方程属于线性非齐次常微分方程，解的结构为：齐次方程的通解加上非齐次方程的特解

$$u_C = u_{Cp} + u_{Ch}$$

(2) 求特解。可以观察得到一个特解

$$u_{Cp} = U_S$$

我们称之为强制分量或稳态分量。

(3) 求齐次方程通解 u_{Ch}

$$RC \frac{du_{Ch}}{dt} + u_{Ch} = 0$$

解得

$$u_{Ch} = Ae^{-\frac{t}{RC}}$$

我们称之为自由分量或暂态分量。

(4) 将强制分量和自由分量求和得到非齐次方程的通解

$$u_C = u_{Cp} + u_{Ch} = U_S + Ae^{-\frac{t}{RC}}$$

(5) 根据初始值确定未知常数

$$U_C(0^+) = A + U_S = 0$$

得到

$$A = -U_S$$

(6) 得到最终结果

$$u_C = U_S - U_S e^{-\frac{t}{RC}} = U_S \left(1 - e^{-\frac{t}{RC}}\right)$$

• 一阶 RL 电路在正弦电源作用下的零状态响应




图 13.3: 一阶 RL 电路在正弦电源作用下的零状态响应

- (1) 根据 KVL 列出 $t > 0$ 时电路的微分方程:

$$L \frac{di_L}{dt} + Ri_L = u_S$$

由微分方程理论可知, 此方程属于线性非齐次常微分方程, 解的结构为: 齐次方程的通解加上非齐次方程的特解

$$i_L = i_{Lp} + i_{Lh}$$

- (2) 求特解。此时和直流电源作用的情形不同, 特解难以直接观察得到, 我们采用相量模型分析法求解 (虽然可以根据微分方程理论进行求解, 但从本课程角度, 使用相量模型分析法是更好的选择)。列出相量方程

$$j\omega L \dot{I}_{mLp} + R \dot{I}_{mLp} = \dot{U}_m$$

解得

$$\dot{I}_{mLp} = \frac{\dot{U}_m}{R + j\omega L} = \frac{U_m e^{j\psi_u}}{|Z| e^{j\varphi}} = \frac{U_m}{|Z|} e^{j(\psi_u - \varphi)} = I_{mLp} e^{j\psi_i}$$

对应时域

$$i_{Lp}(t) = I_{mLp} \cos(\omega t + \psi_i)$$

我们称之为强制分量或稳态分量。

- (3) 求齐次方程通解 i_{Lh}

$$L \frac{di_{Lh}}{dt} + Ri_{Lh} = 0$$

解得

$$i_{Lh}(t) = Ae^{-\frac{R}{L}t} = Ae^{-t/\tau}$$

我们称之为自由分量或暂态分量。

- (4) 将强制分量和自由分量求和得到非齐次方程的通解

$$i_L = I_{mLp} \cos(\omega t + \psi_i) + Ae^{-t/\tau}$$

- (5) 根据初始值确定未知常数

$$i_L(0_+) = I_{mLp} \cos(\psi_i) + A = 0$$

得到

$$A = -I_{mLp} \cos(\psi_i)$$

(6) 得到最终结果

$$i_L = I_{mLp} \cos(\omega t + \psi_i) - (I_{mLp} \cos \psi_i) e^{-t/\tau}$$

3. 求一阶电路暂态过程解的三要素公式。

- 一般的一阶电路可以通过戴维南等效得到基本型，其方程描述具有一般形式

$$\begin{aligned}\tau \frac{df(t)}{dt} + f(t) &= g(t) \\ f(0_+) &= F_0\end{aligned}$$

- 上述方程的通解的一般解为（按照前述一阶电路分析过程可以得到）

$$f(t) = f_p(t) + f_h(t) = f_p(t) + Ae^{-t/\tau}$$

- 利用换路定律确定初始值，代入通解的一般解可确定未知常数

$$f(0_+) = f_p(0_+) + A$$

即

$$A = f(0_+) - f_p(0_+)$$

- 得到解

$$f(t) = f_p(t) + [f(0_+) - f_p(0_+)] e^{-t/\tau}$$

- 通过对解的结构分析可得，其包含三要素：初始值 $f(0_+)$ 、时间常数 τ 和特解 $f_p(t)$ 。
- 特别地，直流激励下的三要素公式

$$f(t) = f(\infty) + [f(0_+) - f(\infty)] e^{-t/\tau}$$

考试温馨提示

1. 考试建议带着计算器，铅笔，橡皮和直尺。作图的题目建议用铅笔直尺作图，避免因修改导致卷面不清晰。如果不习惯的话，建议使用中性笔、钢笔的同学在作图前在草稿纸上确认好再落笔，不要在试卷作图上随意涂抹，也不要使用 $\times$ 来表示订正，因为 $\times$ 有其特殊含义。所有出现连线交叉的地方，一定要注意，如果是二者连接，则用实心圆圈标识。另外，如果画波形图的时候某个信号始终为高电平或者低电平，请在旁边标注 1 或者 0。
2. 考试时候遇到题目有歧义、印刷不清楚等问题可以举手提问，我看到后会回复。如果题目本身不存在问题，则会和你说明情况，并且不会作额外的解释。另，建议大家举手提问前先想清楚，避免沟通时间长影响你的答卷时间，也影响其他同学。
3. 考试时间一般是两个小时，如果因为特殊情况（比如题量过大）延长会尽量提前和大家讲。拿到试卷以后不要着急落笔，先整体看一下试卷，做好时间规划。在答题过程中把握时间，适当取舍（比如一些难度大分值低的），有舍才有得。
4. 逻辑函数化简题目一定要先检查题目是否指定方法，如果是的话则必须使用题目指定的方法求解。并且要注意检查化简的目标，例如如果题目要求化简得到最简与或非式，不可忽略要求仅仅给出最简与或式。如果指定了使用公式法，尽量把化简的过程表达清楚（最好不要直接给出化简的结果），如果没有思路的话可以在草稿纸上用卡诺图法进行化简，确定合并的最小项属于该逻辑函数的哪些“部分”，从而明确化简应该使用的公式，如果还是不能解决的话就把逻辑函数表达成最小项之和的形式然后按照卡诺图画圈的方式使用“并项法”进行化简（不推荐优先使用这种方法）。
5. 矩形轮廓符号表达虽然不常用，但是也要掌握，如果题目中出现要能认识。
6. CMOS 电路识图问题注意不要想当然，传输门的两个输入端不一定是同一个信号的原变量和反变量来控制，三态门的控制不一定是高电平有效，三态门的输出不一定有反相器。如果采用真值表法分析 CMOS 电路，注意看清楚管子的类型，不一定在上面的就是 P 管。
7. 组合逻辑电路功能分析没有固定方法，我给大家的经验性总结也不能保证完全解决这类问题（如果实在看不出来就按照“其他”类处理）。这类问题可能难度较大，而且分值不高，如果做题时候遇到困难，适当取舍。

8. 组合逻辑电路设计题目，如果题目没有完成逻辑抽象过程的话，一定要注意自己首先完成逻辑抽象，再进行进一步的设计。这一点是很容易丢分的。
9. 组合逻辑电路设计题目一定要注意器件选型问题，必须按照题目要求来实现。如果题目要求用中规模芯片实现，注意是否需要功能扩展。
10. 注意检查译码器、数据选择器的功能扩展是否掌握。涉及功能扩展的题目要注意功能扩展输入端的作用，以及为了后续进一步功能扩展，相应的端子最好能够保留。
11. 所有要求用中规模芯片设计的题目（例如，译码器，数据选择器，计数器等），一定要注意，所有控制输入端一定要设置合适的输入电平。虽然对于 TTL 电路来说悬空等效高电平输入，但是不建议在考试时候对任何输入悬空（避免不应该悬空的地方因为遗漏或者知识点掌握出错对 CMOS 悬空等）。同时，题目要求的所有输出都要标注好，比如用数据选择器设计逻辑函数，不要想当然认为芯片输出端就只有一个就不用标注了。
12. 触发器电路分析作图题目，注意异步 CLK 、异步置零、异步置数、脉冲触发的 JK 触发器一次翻转、SR 触发器“不定”问题。在作图的时候注意 CLK 对齐，适当地用对齐虚线表示时钟关系。
13. 时序逻辑电路分析和设计题目，注意变量要和题目所给的保持一致，例如题目给出 $Q_3Q_2Q_1Q_0$ ，在自己做题的时候不要写 $Q_4Q_3Q_2Q_1$ 。
14. 时序逻辑电路分析题目，注意题目要求，到底是列状态转换表，还是画状态转换图。如果画状态转换图，注意给出状态变量。不要忽略自启动检查的要求。
15. 计数器题目解题时候，首先检查芯片的功能（例如，到底是四位二进制计数器还是十进制计数器），然后检查置零和置数输入到底是同步还是异步，这影响了设计任意进制计数器时候的状态转换图设计。另外注意，题目是否指定方法，例如题目可能要求“请用整体置数法将两篇十进制计数器 74160 接成三十六进制计数器”。
16. 时序逻辑电路设计题目，注意题目是否指定状态编码。同时注意检查一下，习题课讲的驱动方程求解方法是否掌握。
17. 时序逻辑电路设计题目，注意题目是否要求自启动，如果是的话要在完成基本的设计流程后，检查自启动（要有适当的过程呈现在卷面上），如果可以自启动则无需进行其他操作，如果不能自启动则需要修改电路设计（无关项重置以改变状态转换关系）。
18. 时序逻辑电路设计画电路图的题目，建议把所有触发器状态变量和反变量都单独在画纸的一侧排列整齐，上方标注该线对应的信号，并和对应的信号正确连接。并且在正确设置好每个触发器的输入后，检查触发器的触发方式是哪一种（例如，题目中给

出波形图显示触发器动作特点是在下降沿动作，则触发器的触发方式一定是下降沿触发或者正脉冲触发)，这一点是非常容易忽略的。

19. 单稳态电路注意，如果是用 555 实现，其输入端不存在微分电路，因此需要严格遵循输入“窄脉冲”的要求。如果不满足要求，则要注意，此时电路工作状态需要特别分析。
20. 74121，AD7520 的功能表考试时候可能不会给出，需要自己记忆。其他中规模芯片的功能表都会给，需要能够读懂，例如区分同步输入和异步输入。
21. 555 的电路图考试一般会给出，如果不放心的话也可以自己熟悉一下。

考前能够做到把本书中列举的考点都熟练掌握，考试一定会顺利的。祝愿各位同学能够在数电课程考核中取得满意的成绩！

后记

自 2020 年春天与谢老师合作，首次担任数理方程课程助教起，这段与教学相伴的旅程，转眼间已走过六个春秋。曾深深受益于科大本科教学，希望也能贡献一些自己的力量，更希望能够影响越来越多优秀的学弟学妹加入本科教学工作中，大抵就是始终未改的初心。感谢一路上老师和同学们的陪伴和支持，得以给故事写一个圆满的结局。

最后分享一首 331 初听而后反复循环的歌给读者作为结尾。

若这个世界凋谢
我会守在你身边
用沉默坚决
对抗万语千言
倘若这世间
一切都在无情的崩裂
我会用手中的线为你缝原
陪你看日升月潜
陪你看沧海变迁
陪你一字又一言
谱下回忆的诗篇
陪你将情节改写
陪你将八荒走遍
只因你读得懂我
而你注定是我的心头血
这是缘
亦是命中最美的相见
别恨天
笑容更适合你的脸
再一遍
记起从前的一滴一点
别怨我不在身边
记住我会在你的心里面
当我们命运重叠

恍然大悟才发现
原来这世间
完美可以残缺
时间不停歇
仿佛落叶飞花般无解
而你在这里就温柔了一切
陪你看梅海的月
陪你踱天宁的街
陪你把我的所念
写成最后的药笺
陪你过的那些年
终究会化作永远
记得我不曾后退
在你心上陪你每个黑夜
唇齿间
不舍的是对你的留恋
叹离别
总是在该圆满之前
我的愿
并非执手相看泪满眼
而是你一往无前
拾起曾因我而有的笑脸
若故事重演
我想我依然会用我的一切
换明天就算我不在里面
可你会明白我对你的永世不变
这是缘
亦是命中最美的相见
别恨天
笑容更适合你的脸
再一遍
记起从前的一滴一点
别怨我不在身边
记住我会在你的心里面
我会在你心间
做你心头血